ALTERA PWM電路 這是一個(gè)ALTERA的PWM電路，可以整合到NIOSII IDE中，來(lái)完成一個(gè)PWM的系統(tǒng)。
標(biāo)簽： ALTERA PWM
上傳時(shí)間： 2013-12-08
上傳用戶：zxc23456789
eRDP 電子潛水計(jì)算機(jī) 快速上手手冊(cè) We’ll explain how you can start teaching student divers to use the eRDPin your PADI courses
標(biāo)簽： teaching explain student divers
上傳時(shí)間： 2014-01-10
上傳用戶：大三三
eRDP 電子潛水計(jì)算機(jī) 使用手冊(cè) Introducing the eRDP - The Next Generation Dive Planner
標(biāo)簽： eRDP Introducing Generation Planner
上傳時(shí)間： 2015-12-27
上傳用戶：kikye
eRDP 電子潛水計(jì)算機(jī) 使用手冊(cè)簡(jiǎn)報(bào) Use this presentation to introduce the eRDP to new divers, experienced divers and dive professionals.
標(biāo)簽： divers eRDP presentation experienced
上傳時(shí)間： 2014-01-22
上傳用戶：asasasas
ADS操作影片,教我們?cè)觞Ntuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門(mén)者.希望對(duì)大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時(shí)間： 2016-02-25
上傳用戶：trepb001
是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開(kāi)門(mén)...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
接收機(jī)的經(jīng)典電子書(shū)想學(xué)習(xí)的人多多下載對(duì)你有幫助的
標(biāo)簽： 接收
上傳時(shí)間： 2013-12-25
上傳用戶：lanwei
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
