是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語音技術概略
標簽： Cisco
上傳時間： 2016-04-26
上傳用戶：weixiao99
編譯器的詞法分析函數,包含算符優先文法,過程有關結構等部分，具體執行詞法分析
標簽： 分 編譯器 函數 過程
上傳時間： 2014-01-03
上傳用戶：ruixue198909
是編譯原理實驗實驗一 手工生成PL/0語言詞法分析器 1 實驗二 用算符優先分析法進行表達式分析 5
標簽： 實驗 PL 編譯原理 分析器
上傳時間： 2013-12-26
上傳用戶：ardager
這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關開門...等
標簽： Verilog 控制 程序
上傳時間： 2016-05-04
上傳用戶：wyc199288
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標簽： Absolute plus plu
上傳時間： 2013-12-23
上傳用戶：yph853211
usb描述符的文章合集，包含設備描述符、接口描述符、HID描述符等
標簽： usb 描述符
上傳時間： 2016-05-15
上傳用戶：wfeel
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
Accelerated c++ 電子書 對 c++ container 多有描述
標簽： Accelerated container
上傳時間： 2014-01-15
上傳用戶：helmos
蟲蟲下載站版權所有 京ICP備2021023401號-1
