是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
Cisco 電話概論文章,語(yǔ)音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶：weixiao99
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶：yph853211
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶：ippler8
Accelerated c++ 電子書 對(duì) c++ container 多有描述
標(biāo)簽： Accelerated container
上傳時(shí)間： 2014-01-15
上傳用戶：helmos
解power flow CODE(學(xué)電力系統(tǒng)必備的東西)(內(nèi)含詳細(xì)註解)
標(biāo)簽： power flow CODE 系統(tǒng)
上傳時(shí)間： 2013-11-29
上傳用戶：wab1981
接收機(jī)的經(jīng)典電子書想學(xué)習(xí)的人多多下載對(duì)你有幫助的
標(biāo)簽： 接收
上傳時(shí)間： 2013-12-25
上傳用戶：lanwei
cookie 是一個(gè)會(huì)儲(chǔ)存使用者電腦裏的變數(shù)。每一次同樣的電腦以瀏灠器請(qǐng)求網(wǎng)頁(yè)時(shí)，它同樣的也會(huì)傳 cookie。 有了 JavaScript, 你可以同時(shí)建立及回覆 cookie 的值。
標(biāo)簽： cookie
上傳時(shí)間： 2016-08-02
上傳用戶：agent
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
