是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
內存池，內存池 內存池 ，內存池內存池，內存池
標簽： 內存
上傳時間： 2013-11-29
上傳用戶：lili123
cisco安全相關 cisco入侵的藝術
標簽： cisco
上傳時間： 2016-05-04
上傳用戶：leixinzhuo
這是一個Verilog的電梯控制程序碼,控制樓層為1~4樓,關開門...等
標簽： Verilog 控制 程序
上傳用戶：wyc199288
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
電池欠壓管理電路圖電 池欠壓管理電路圖
標簽： 欠壓 管理電路 電池
上傳時間： 2016-05-08
上傳用戶：agent
電子書Absolute.C.plus.plu
標簽： Absolute plus plu
上傳時間： 2013-12-23
上傳用戶：yph853211
圖象的特效顯示實例 許多人在掌握Java的基本知識后,都希望通過進行一系列的課程設計來鞏固和提高Java編程技
標簽： Java 圖象 特效顯示 基本知識
上傳時間： 2013-11-26
上傳用戶：sclyutian
前段時間使用occi做了oracle數據庫連接池的項目開發，費了好大的勁找到了該C、C++中使用OCCI的文檔，現與大家分享。
標簽： oracle occi 數據庫 連接
上傳時間： 2013-11-27
上傳用戶：王者A
用MATLAB對單載波頻域均衡進行仿真，并繪制出誤碼率仿真的結果。
標簽： MATLAB 單載波 仿真 頻域
上傳時間： 2014-09-01
上傳用戶：qoovoop
蟲蟲下載站版權所有 京ICP備2021023401號-1
