是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：zhangzhenyu
Cisco 電話概論文章,語(yǔ)音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶(hù)：weixiao99
內(nèi)存池，內(nèi)存池 內(nèi)存池 ，內(nèi)存池內(nèi)存池，內(nèi)存池
標(biāo)簽： 內(nèi)存
上傳時(shí)間： 2013-11-29
上傳用戶(hù)：lili123
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開(kāi)門(mén)...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶(hù)：wyc199288
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cxl274287265
電池欠壓管理電路圖電 池欠壓管理電路圖
標(biāo)簽： 欠壓 管理電路 電池
上傳時(shí)間： 2016-05-08
上傳用戶(hù)：agent
電子書(shū)Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：yph853211
前段時(shí)間使用occi做了oracle數(shù)據(jù)庫(kù)連接池的項(xiàng)目開(kāi)發(fā)，費(fèi)了好大的勁找到了該C、C++中使用OCCI的文檔，現(xiàn)與大家分享。
標(biāo)簽： oracle occi 數(shù)據(jù)庫(kù) 連接
上傳時(shí)間： 2013-11-27
上傳用戶(hù)：王者A
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶(hù)：ippler8
Accelerated c++ 電子書(shū) 對(duì) c++ container 多有描述
標(biāo)簽： Accelerated container
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：helmos
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
