隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問(wèn)世，可以滿足不同場(chǎng)景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來(lái)越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)(RRU)和軟件無(wú)線電技術(shù)的發(fā)展入手，重點(diǎn)研究TD—SCDMA頻點(diǎn)拉遠(yuǎn)系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)。TD—SCDMA通信系統(tǒng)通過(guò)靈活分配不同的上下行時(shí)隙，實(shí)現(xiàn)業(yè)務(wù)的不對(duì)稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時(shí)隙數(shù)增加而增加，對(duì)整個(gè)頻點(diǎn)拉遠(yuǎn)系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無(wú)線電平臺(tái)，一方面軟件算法可以有效保證時(shí)隙分配的準(zhǔn)確性，保證對(duì)前端控制器的開(kāi)關(guān)控制，以及對(duì)上下行功率讀取計(jì)算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對(duì)前端放大器線性輸出能力的要求。 本文主要研究軟件無(wú)線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實(shí)現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補(bǔ)償濾波器以及5級(jí)CIC濾波器級(jí)聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實(shí)現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
標(biāo)簽： TDSCDMA FPGA 頻點(diǎn)
上傳時(shí)間： 2013-04-24
上傳用戶：18752787361
在諸多行業(yè)的材料及材料制成品中，表面缺陷是影響產(chǎn)品質(zhì)量的重要因素之一。研究具有顯微圖像實(shí)時(shí)記錄、處理和顯示功能的材料表面缺陷檢測(cè)技術(shù)，對(duì)材料的分選和材料質(zhì)量的檢查及評(píng)價(jià)具有重要的意義。 本文以聚合物薄膜材料為被測(cè)對(duì)象，研究了適用于材料表面缺陷檢測(cè)的基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的缺陷數(shù)據(jù)實(shí)時(shí)處理技術(shù)，可實(shí)時(shí)提供缺陷顯微圖像信息，完成了對(duì)現(xiàn)有材料缺陷檢測(cè)裝置的數(shù)字化改造與性能擴(kuò)展。本文利用FPGA并行結(jié)構(gòu)、運(yùn)算速度快的特點(diǎn)實(shí)現(xiàn)了材料缺陷的實(shí)時(shí)檢測(cè)。搭建了以FPGA為核心的缺陷數(shù)據(jù)處理系統(tǒng)的硬件電路；重點(diǎn)針對(duì)聚合物薄膜材料缺陷信號(hào)的數(shù)據(jù)特征，設(shè)計(jì)了基于FPGA的缺陷圖像預(yù)處理方案：首先對(duì)通過(guò)CCD獲得的聚合物薄膜材料的缺陷信號(hào)進(jìn)行處理，利用動(dòng)態(tài)閾值定位缺陷區(qū)域，將高于閾值的數(shù)據(jù)即圖像背景信息舍棄，保留低于閾值的數(shù)據(jù)，即完整保留缺陷顯微圖像的有用信息；然后按照預(yù)先設(shè)計(jì)的封裝格式封裝缺陷數(shù)據(jù)；最后通過(guò)USB2.0接口將封裝數(shù)據(jù)傳輸至上位機(jī)進(jìn)行缺陷顯微圖像重建。此方案大大減少了上傳數(shù)據(jù)量，緩解了上位機(jī)的壓力，提高了整個(gè)缺陷檢測(cè)裝置的檢測(cè)速度。本文對(duì)標(biāo)準(zhǔn)模板和聚合物薄膜材料進(jìn)行了實(shí)驗(yàn)驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，應(yīng)用了基于FPGA的缺陷數(shù)據(jù)實(shí)時(shí)處理技術(shù)的CCD掃描缺陷檢測(cè)裝置可對(duì)70μm～1000μm范圍內(nèi)的缺陷進(jìn)行有效檢測(cè)，實(shí)時(shí)重建的缺陷顯微圖像與實(shí)際缺陷在形狀和灰度上都有很好的一致性。
標(biāo)簽： CCD 缺陷檢測(cè) 實(shí)時(shí)數(shù)據(jù) 處理技術(shù)
上傳時(shí)間： 2013-05-19
上傳用戶：Alibabgu
在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù)，設(shè)計(jì)了具備高速信號(hào)處理能力的寬帶數(shù)字接收機(jī)平臺(tái)，并提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法，以及對(duì)這些方法的驗(yàn)證。具體來(lái)說(shuō)就是如何利用單片的FPGA實(shí)現(xiàn)對(duì)雷達(dá)信號(hào)并行地實(shí)時(shí)檢測(cè)和參數(shù)估計(jì)。所做工作主要分為兩大部分： 1、適合于FPGA硬件實(shí)現(xiàn)的算法的確定及仿真：對(duì)A/D采樣信號(hào)采用自相關(guān)累加算法進(jìn)行信號(hào)檢測(cè)，利用信號(hào)的相關(guān)性和噪聲的獨(dú)立性提高信噪比，通過(guò)給出檢測(cè)門限來(lái)估計(jì)信號(hào)的起止點(diǎn)。對(duì)于常規(guī)信號(hào)的頻率估計(jì)，采用Rife算法。通過(guò)Matlab仿真，表明上述算法在運(yùn)算量和精度方面均有良好性能，適合用作FPGA硬件實(shí)現(xiàn)。 2、算法的FPGA硬件實(shí)現(xiàn)：針對(duì)原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算，考慮到FPGA并行處理的特點(diǎn)，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開(kāi)發(fā)平臺(tái)完成設(shè)計(jì)，系統(tǒng)測(cè)試結(jié)果表明，本設(shè)計(jì)能正常工作，滿足系統(tǒng)設(shè)計(jì)要求。 文章的最后，結(jié)合系統(tǒng)設(shè)計(jì)給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問(wèn)題展開(kāi)討論。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-25
上傳用戶：songnanhua
隨著全控型變流技術(shù)的不斷發(fā)展和應(yīng)用領(lǐng)域的不斷拓寬，具有高功率因數(shù)的PWM整流器在工業(yè)領(lǐng)域中逐漸得到普遍重視。在目前的PWM調(diào)制方法中，自然采樣SPWM具有控制靈活、輸出脈沖波形好、諧波含量低等優(yōu)點(diǎn)，是一種性能優(yōu)良的調(diào)制方法。傳統(tǒng)的基于DSP的SPWM實(shí)現(xiàn)方法受DSP本身串行程序流工作模式的限制，是很難實(shí)時(shí)完成自然采樣SPWM的計(jì)算的，這在一些特殊的應(yīng)用領(lǐng)域限制了PWM整流器性能的提高。為此，論文提出了一種基于FPGA的自然采樣SPWM實(shí)現(xiàn)方法，并在三相電流型整流器樣機(jī)上進(jìn)行了實(shí)驗(yàn)驗(yàn)證。由于FPGA具有豐富的可編程邏輯資源和I/O口，并且可以采用并行工作方式，因此控制系統(tǒng)具有更快的處理速度、更小的控制延時(shí)和更好的實(shí)時(shí)性，有利于PWM整流器性能的提高。仿真和實(shí)驗(yàn)研究都表明本文的設(shè)計(jì)是正確有效的。
上傳時(shí)間： 2013-06-16
上傳用戶：黑漆漆
在圖像處理及檢測(cè)系統(tǒng)中，實(shí)時(shí)性要求往往影響著系統(tǒng)處理速度的性能。本文在分析研究視頻檢測(cè)技術(shù)及方法的基礎(chǔ)上，應(yīng)用嵌入式系統(tǒng)設(shè)計(jì)和圖像處理技術(shù)，以交通信息視頻檢測(cè)系統(tǒng)為研究背景，展開(kāi)了基于FPGA視頻圖像檢測(cè)技術(shù)的研究與應(yīng)用，通過(guò)系統(tǒng)仿真驗(yàn)證了基于FPGA架構(gòu)的圖像并行處理和檢測(cè)系統(tǒng)具有較高的實(shí)時(shí)處理能力，能夠準(zhǔn)確并穩(wěn)定地檢測(cè)出運(yùn)動(dòng)目標(biāo)的信息。可見(jiàn)FPGA對(duì)提高視頻檢測(cè)及處理的實(shí)時(shí)性是一個(gè)較好的選擇。 本文主要研究的內(nèi)容有： 1．分析研究了視頻圖像檢測(cè)技術(shù)，針對(duì)傳統(tǒng)基于PC構(gòu)架和DSP處理器的視頻檢測(cè)系統(tǒng)的弊端，并從可靠性、穩(wěn)定性、實(shí)時(shí)性和開(kāi)發(fā)成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數(shù)據(jù)處理系統(tǒng)的設(shè)計(jì)方案。 2．應(yīng)用模塊化的硬件設(shè)計(jì)方法，構(gòu)建了新一代嵌入式視頻檢測(cè)系統(tǒng)的硬件平臺(tái)。該系統(tǒng)由異步FIFO模塊、圖像空間轉(zhuǎn)換模塊、SRAM幀存控制模塊、圖像預(yù)處理模塊和圖像檢測(cè)模塊等組成，較好地解決了圖像采樣存儲(chǔ)、處理和傳輸?shù)膯?wèn)題，并為以后系統(tǒng)功能的擴(kuò)展奠定了良好的基礎(chǔ)。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實(shí)現(xiàn)結(jié)構(gòu)圖，應(yīng)用VHDL硬件描述語(yǔ)言編程、實(shí)現(xiàn)，仿真結(jié)果表明，快速中值濾波算法的處理速度較傳統(tǒng)算法提高了50％，更有效地降低了系統(tǒng)資源占用率和提高了系統(tǒng)運(yùn)算速度，增強(qiáng)了檢測(cè)系統(tǒng)的實(shí)時(shí)性能。 4．研究了基于視頻的交通車流量檢測(cè)算法，重點(diǎn)討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對(duì)圖像進(jìn)行了直方圖均衡處理，提高圖像檢測(cè)精度。并結(jié)合嵌入式系統(tǒng)處理技術(shù)，在FPGA系統(tǒng)上研究設(shè)計(jì)了這些算法的硬件實(shí)現(xiàn)結(jié)構(gòu)，用VHDL語(yǔ)言實(shí)現(xiàn)，并對(duì)各個(gè)模塊及相應(yīng)算法做出了功能仿真和性能分析。 5．系統(tǒng)仿真與驗(yàn)證是整個(gè)FPGA設(shè)計(jì)流程中最重要的步驟，針對(duì)現(xiàn)有仿真工具用手動(dòng)設(shè)置輸入波形工作量大等弊病，本文提出了一種VHDL測(cè)試基準(zhǔn)(TestBench)方法解決系統(tǒng)輸入源仿真問(wèn)題，用TEXTIO程序包設(shè)計(jì)了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測(cè)試中因測(cè)試向量龐大而難以手動(dòng)輸入的問(wèn)題。并將系統(tǒng)的仿真結(jié)果數(shù)據(jù)在MATLAB上還原為圖像，方便了系統(tǒng)測(cè)試結(jié)果的分析與調(diào)試。系統(tǒng)測(cè)試的結(jié)果表明，運(yùn)動(dòng)目標(biāo)的檢測(cè)基本符合要求，可以排除行走路人等移動(dòng)物體(除車輛外)的噪聲干擾，有效地檢測(cè)出正確的目標(biāo)。 本文主要研究了基于FPGA片上系統(tǒng)的圖像處理及檢測(cè)技術(shù)，針對(duì)FPGA技術(shù)的特點(diǎn)對(duì)某些算法提出了改進(jìn)，并在MATLAB、QuartusⅡ和ModelSim軟件開(kāi)發(fā)平臺(tái)上仿真實(shí)現(xiàn)，仿真結(jié)果達(dá)到預(yù)期目標(biāo)。本文的研究對(duì)智能化交通監(jiān)控系統(tǒng)的車流量檢測(cè)做了有益探索，對(duì)其他場(chǎng)合的圖像高速處理及檢測(cè)也具有一定的參考價(jià)值。
標(biāo)簽： FPGA 視頻圖像 檢測(cè)技術(shù)
上傳時(shí)間： 2013-07-13
上傳用戶：woshiayin
正交頻分復(fù)用技術(shù)(OFDM)是未來(lái)寬帶無(wú)線通信中的關(guān)鍵技術(shù)。隨著用戶對(duì)實(shí)時(shí)多媒體業(yè)務(wù)，高速移動(dòng)業(yè)務(wù)需求的迅速增加，OFDM由于其頻譜效率高，抗多徑效應(yīng)能力強(qiáng)，抗干擾性能好等特點(diǎn)，該技術(shù)正得到了廣泛的應(yīng)用。 OFDM系統(tǒng)的子載波之間必須保持嚴(yán)格的正交性，因此對(duì)符號(hào)定時(shí)和載波頻偏非常敏感。本課題的主要任務(wù)是分析各種算法的性能的優(yōu)劣，選取合適的算法進(jìn)行FPGA的實(shí)現(xiàn)。 本文首先簡(jiǎn)要介紹了無(wú)線信道的傳輸特性和OFDM系統(tǒng)的基本原理，進(jìn)而對(duì)符號(hào)同步和載波同步對(duì)接收信號(hào)的影響做了分析。然后對(duì)比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點(diǎn)，決定采用數(shù)據(jù)輔助式同步算法來(lái)解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問(wèn)題。最后部分進(jìn)行了算法的實(shí)現(xiàn)和仿真，所有實(shí)現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號(hào)和前導(dǎo)字的結(jié)構(gòu)進(jìn)行。 本文的主要工作：(1)采用自相關(guān)和互相關(guān)聯(lián)合檢測(cè)算法同時(shí)完成幀到達(dá)檢測(cè)和符號(hào)同步估計(jì)，只用接收數(shù)據(jù)的符號(hào)位做相關(guān)運(yùn)算，有效地解決了判決門限需要變化的問(wèn)題，同時(shí)也減少了資源的消耗；(2)在時(shí)域分?jǐn)?shù)倍頻偏估計(jì)時(shí)，利用基于流水線結(jié)構(gòu)的Cordic模塊計(jì)算長(zhǎng)前導(dǎo)字共軛相乘后的相角，求出分?jǐn)?shù)倍頻偏的估計(jì)值；(3)采用滑動(dòng)窗口相關(guān)求和的方法估計(jì)整數(shù)倍頻偏值，在此只用頻域數(shù)據(jù)的符號(hào)位做相關(guān)運(yùn)算，有效地解決了傳統(tǒng)算法估計(jì)速度慢的缺點(diǎn)，同時(shí)也減少了資源的消耗。
上傳時(shí)間： 2013-05-23
上傳用戶：宋桃子
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-05-24
上傳用戶：gyq
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過(guò)復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過(guò)渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開(kāi)發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過(guò)了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過(guò)了硬件驗(yàn)證。 本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語(yǔ)言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語(yǔ)言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過(guò)程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語(yǔ)言實(shí)現(xiàn)，PSI信息算法主要采用c語(yǔ)言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語(yǔ)言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開(kāi)發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-06-10
上傳用戶：01010101
LED恒流驅(qū)動(dòng)器的幾種類型:
標(biāo)簽： LED 恒流驅(qū)動(dòng)器
上傳時(shí)間： 2013-06-22
上傳用戶：lrx1992
隨著微電子技術(shù)的高速發(fā)展，實(shí)時(shí)圖像處理在多媒體、圖像通信等領(lǐng)域有著越來(lái)越廣泛的應(yīng)用。FPGA就是硬件處理實(shí)時(shí)圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產(chǎn)業(yè)的新熱點(diǎn)。 本文詳細(xì)介紹了一種實(shí)時(shí)監(jiān)控圖像處理系統(tǒng)的設(shè)計(jì)方案，實(shí)現(xiàn)了具有前端視頻采集系統(tǒng)、圖像預(yù)處理功能系統(tǒng)、圖像顯示系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器，由視頻采集模塊、異步FIFO模塊、視頻解碼模塊、I
上傳時(shí)間： 2013-06-20
上傳用戶：wc412467303
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
