久久久久一本一区二区青青蜜月,欧美日韩亚洲天堂,天天色天天射天天综合网

電流源設(shè)(shè)計(jì)

圖書管理系統(tǒng)畢業(yè)設(shè)計+源碼.rar j++ 與 access數(shù)據(jù)庫供學(xué)習(xí)使用

圖書管理系統(tǒng)畢業(yè)設(shè)計+源碼.rar j++ 與 access數(shù)據(jù)庫供學(xué)習(xí)使用

標(biāo)簽： access 圖書管理

上傳時間： 2016-01-10

上傳用戶：stampede
這一篇論文的標(biāo)題為「適應(yīng)性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設(shè)計」是2007發(fā)表的

這一篇論文的標(biāo)題為「適應(yīng)性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設(shè)計」是2007發(fā)表的

標(biāo)簽： BIC-MIMO-OFDM 2007 系統(tǒng) 性能分析

上傳時間： 2016-01-14

上傳用戶：BIBI
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設(shè)定檔介面程式設(shè)計這段程式碼主要是把資料儲存到config.txt這個檔案中

需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設(shè)定檔介面程式設(shè)計這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。

標(biāo)簽： Python Constructor config 2.3

上傳時間： 2014-01-17

上傳用戶：zhenyushaw
將Verilog設(shè)計轉(zhuǎn)成VHDL設(shè)計的程式

將Verilog設(shè)計轉(zhuǎn)成VHDL設(shè)計的程式

標(biāo)簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：lifangyuan12
將VHDL設(shè)計轉(zhuǎn)換成Verilog設(shè)計的程式

將VHDL設(shè)計轉(zhuǎn)換成Verilog設(shè)計的程式

標(biāo)簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：wkchong
一個簡單的游戲設(shè)計...好好玩的

一個簡單的游戲設(shè)計...好好玩的

標(biāo)簽：

上傳時間： 2013-12-31

上傳用戶：edisonfather
倒數(shù)計時器提供時間到關(guān)機(jī)的功能可自由設(shè)定是否關(guān)機(jī)或者提供警示

倒數(shù)計時器提供時間到關(guān)機(jī)的功能可自由設(shè)定是否關(guān)機(jī)或者提供警示

標(biāo)簽：

上傳時間： 2016-02-02

上傳用戶：lepoke
實用EMI噪訊對策技術(shù)講座（10）電源的噪訊.rar

實用EMI噪訊對策技術(shù)講座（10）電源的噪訊.rar

標(biāo)簽： EMI

上傳時間： 2014-02-12

上傳用戶：dongbaobao
當(dāng)前非常流行的嵌入式開發(fā)中的一個 arm 流媒體設(shè)計的源碼。和大家一起分享。

當(dāng)前非常流行的嵌入式開發(fā)中的一個 arm 流媒體設(shè)計的源碼。和大家一起分享。

標(biāo)簽： arm 嵌入式開發(fā) 家分

上傳時間： 2016-03-01

上傳用戶：王者A
這是一個修改Oreilly Java 網(wǎng)路程式設(shè)計範(fàn)例的程式主要是將裡面的一個小程式加上視窗管理者介面方便使用使用環(huán)境：需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/

這是一個修改Oreilly Java 網(wǎng)路程式設(shè)計範(fàn)例的程式主要是將裡面的一個小程式加上視窗管理者介面方便使用使用環(huán)境：需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/ 如環(huán)境設(shè)定OK，在windows直接點選執(zhí)行即可如在其他OS(unix-like) java -jar nsLookUp.jar

標(biāo)簽： JAVA_HOME Oreilly Java path

上傳時間： 2014-01-15

上傳用戶：1966640071