將VHDL設計轉換成Verilog設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：wkchong
DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
流密碼算法的實現,通過用線性移位寄存器設計密鑰流產生器，然后用該密鑰對美國《獨立宣言》這段英文進行加密
標簽： 流密碼 密鑰 產生器 算法
上傳時間： 2013-12-28
上傳用戶：ikemada
sigma-delta ADC轉換之matlab模型，整個系統都可模擬。
標簽： sigma-delta matlab ADC 模型
上傳時間： 2014-01-24
上傳用戶：xjz632
資料壓縮的原理與應用 二維8×8DCT轉換的C程式
標簽： 8DCT 程式
上傳時間： 2016-03-21
上傳用戶：linlin
資料壓縮的原理與應用二階段式小波轉換的C程式
標簽： 段式 程式
上傳用戶：ainimao
流媒體播放器，能播放MP3、WMA、WVA等主流格式
標簽： 流媒體播放器
上傳時間： 2014-07-15
上傳用戶：亞亞娟娟123
基于Intel PXA270平臺的嵌入式流媒體播放器設計
標簽： Intel 270 PXA 嵌入式
上傳時間： 2014-08-13
上傳用戶：妄想演繹師
循環碼的編碼和譯碼算法。有兩種編碼器：K級和n-K級。配有譯法算法。輸入生成多項式或校驗多項式，輸入信息，就能得到編碼輸出。
標簽： n-K 多項式 循環碼 編碼
上傳時間： 2016-04-21
上傳用戶：xymbian
文件分割器,用的是最高速的分割器2進制流來處理的!
標簽： 分割器 進制
上傳時間： 2016-04-27
上傳用戶：trepb001
蟲蟲下載站版權所有 京ICP備2021023401號-1
