<samp id="se2ys"></samp> 本文首先分析數(shù)字圖像壓縮技術(shù)的實(shí)際應(yīng)用情況，相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測(cè)試標(biāo)準(zhǔn)ETR290，進(jìn)而提出了一個(gè)可適用于實(shí)際工作環(huán)境的語(yǔ)義分析模型框架；并在FPGA開(kāi)發(fā)環(huán)境ISE中按照這個(gè)語(yǔ)義分析模型框架構(gòu)造了一個(gè)具體的VHDL模型；同時(shí)利用工具軟件Synplify和modelsim完成軟件功能和時(shí)序仿真；然后設(shè)計(jì)相應(yīng)的硬件測(cè)試平臺(tái)來(lái)驗(yàn)證模塊功能。針對(duì)數(shù)字圖像技術(shù)實(shí)際應(yīng)用環(huán)境的特點(diǎn)，本文提出了一種構(gòu)建在嵌入式硬件平臺(tái)上的分析模塊，可實(shí)時(shí)分析MPEG-2傳輸流語(yǔ)法。通過(guò)連接TCP/IP網(wǎng)絡(luò)可實(shí)現(xiàn)24小時(shí)/7天長(zhǎng)時(shí)間工作。模塊化的設(shè)計(jì)，使其可以安裝于各種設(shè)備或?qū)嶋H應(yīng)用環(huán)境中的各關(guān)鍵節(jié)點(diǎn)，通過(guò)網(wǎng)絡(luò)傳輸?shù)浇y(tǒng)一的服務(wù)器；同時(shí)該模塊可設(shè)置成不同的硬件觸發(fā)模式，使之成為故障傳感器。因此，該模塊適用于工程開(kāi)通、快速故障監(jiān)測(cè)、長(zhǎng)時(shí)間監(jiān)控等。通過(guò)與市場(chǎng)上專(zhuān)業(yè)測(cè)試設(shè)備性能進(jìn)行比較，在測(cè)試精確性方面不占優(yōu)勢(shì)，但在達(dá)到一定數(shù)量級(jí)的測(cè)試精度后，其廉價(jià)、簡(jiǎn)易和無(wú)需維護(hù)的特點(diǎn)將呈現(xiàn)巨大的優(yōu)勢(shì)。
標(biāo)簽： FPGA MPEG 數(shù)字圖像 傳輸流
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：源弋弋
通過(guò)駐極體話(huà)筒對(duì)音樂(lè)聲量進(jìn)行采集后，把采集的信號(hào)進(jìn)行放大整流濾波，并通過(guò)555構(gòu)成的壓控振蕩器把音樂(lè)的聲量信號(hào)轉(zhuǎn)化成變化的振蕩頻率，即通過(guò)聲量的大小來(lái)產(chǎn)生相應(yīng)頻率的振蕩信號(hào)，再經(jīng)過(guò)二進(jìn)制計(jì)數(shù)器對(duì)該振蕩輸出的脈沖進(jìn)行計(jì)數(shù)輸出四種不同的狀態(tài)，通過(guò)二-四譯碼器對(duì)計(jì)數(shù)器輸出狀態(tài)進(jìn)行譯碼產(chǎn)生相應(yīng)的選通信號(hào)控制燈流接口電路 ，接口電路驅(qū)動(dòng)一列信號(hào)指示燈,實(shí)現(xiàn)燈流速度隨音樂(lè)聲量大小而相應(yīng)變化的效果。
標(biāo)簽： 速度 電路設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：362279997
隨著嵌入式系統(tǒng)以及流媒體技術(shù)的快速發(fā)展，基于嵌入式系統(tǒng)實(shí)現(xiàn)可視電話(huà)、視頻點(diǎn)播、視頻會(huì)議等功能已經(jīng)成為當(dāng)前的熱點(diǎn)研究領(lǐng)域。這樣的系統(tǒng)通常具有小型化、低功耗、低成本、穩(wěn)定可靠、便于攜帶等特點(diǎn)。 本文旨在研究流媒體以及嵌入式系統(tǒng)的相關(guān)技術(shù)，基于ARM9處理器平臺(tái)實(shí)現(xiàn)一種基于嵌入式系統(tǒng)的流媒體播放器。該播放器的硬件平臺(tái)以32位高性能ARM9處理器為核心進(jìn)行規(guī)劃，在此基礎(chǔ)上，采用嵌入式Linux操作系統(tǒng)、MPEG-4視頻解碼技術(shù)和流媒體網(wǎng)絡(luò)傳輸技術(shù)進(jìn)行設(shè)計(jì)。 本文的主要貢獻(xiàn)體現(xiàn)在以下六個(gè)方面： l、分析嵌入式流媒體播放器的功能需求和技術(shù)特點(diǎn)，對(duì)嵌入式流媒體播放器的總體實(shí)現(xiàn)方案進(jìn)行設(shè)計(jì)。 2、研究嵌入式Linux系統(tǒng)設(shè)計(jì)方法，基于ARM處理器平臺(tái)構(gòu)建嵌入式Linux操作系統(tǒng)。這部分的工作包括嵌入式BootLoader的移植、Linux內(nèi)核的配置與編譯以及根文件系統(tǒng)的創(chuàng)建。 3、研究MPEG-4視頻壓縮標(biāo)準(zhǔn)，基于ARM-Linux系統(tǒng)平臺(tái)移植MPEG-4視頻解碼器。 4、研究ARM體系結(jié)構(gòu)以及基于ARM平臺(tái)的嵌入式軟件優(yōu)化方法，對(duì)所移植的MPEG-4視頻解碼器進(jìn)行平臺(tái)相關(guān)優(yōu)化。 5、研究視頻通信中的錯(cuò)誤隱藏技術(shù)，針對(duì)錯(cuò)誤隱藏過(guò)程中傳統(tǒng)邊界匹配算法對(duì)邊緣匹配的局限性，提出了一種改進(jìn)的基于時(shí)域與空域平滑性的邊界匹配算法。 6、研究流媒體網(wǎng)絡(luò)傳輸?shù)南嚓P(guān)技術(shù)協(xié)議，基于RTSP/RTP/RTCP協(xié)議實(shí)現(xiàn)了一個(gè)基本的MPEG-4視頻流實(shí)時(shí)傳輸系統(tǒng)。
上傳時(shí)間： 2013-05-16
上傳用戶(hù)：a937518043
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過(guò)復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過(guò)渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開(kāi)發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過(guò)了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過(guò)了硬件驗(yàn)證。 本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語(yǔ)言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語(yǔ)言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過(guò)程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語(yǔ)言實(shí)現(xiàn)，PSI信息算法主要采用c語(yǔ)言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語(yǔ)言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開(kāi)發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-06-10
上傳用戶(hù)：01010101
LED恒流驅(qū)動(dòng)器的幾種類(lèi)型:
標(biāo)簽： LED 恒流驅(qū)動(dòng)器
上傳時(shí)間： 2013-06-22
上傳用戶(hù)：lrx1992
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對(duì)象，系統(tǒng)硬件設(shè)計(jì)以DSP和FPGA為實(shí)現(xiàn)平臺(tái)，采用以DSP實(shí)現(xiàn)其加密算法、以FPGA實(shí)現(xiàn)其外圍電路，對(duì)數(shù)字電視條件接收系統(tǒng)進(jìn)行設(shè)計(jì)。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢(shì)，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計(jì)方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)各部分的硬件原理圖進(jìn)行詳細(xì)設(shè)計(jì)，并進(jìn)行 PCB設(shè)計(jì)。其次采用從上而下的設(shè)計(jì)方式，對(duì)FPGA實(shí)現(xiàn)的邏輯功能劃分為各個(gè)功能模塊，然后再對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)、仿真。采用Quartus Ⅱ7.2軟件對(duì)FPGA實(shí)現(xiàn)的邏輯功能進(jìn)行設(shè)計(jì)、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿(mǎn)足TS流加擾要求；塊加密模塊的最高時(shí)鐘頻率達(dá)到229.89MHz，流加密模塊的最高時(shí)鐘頻率達(dá)到331.27MHz，對(duì)于實(shí)際的碼流來(lái)說(shuō)，具有比較大的時(shí)序裕量；DSP接口模塊滿(mǎn)足 ADSP BF-535的讀寫(xiě)時(shí)序；包處理模塊實(shí)現(xiàn)對(duì)加密后數(shù)據(jù)的包處理。最后對(duì)條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進(jìn)行設(shè)計(jì)。 ECC設(shè)計(jì)時(shí)采用C語(yǔ)言與匯編語(yǔ)言混合編程，充分利用兩種編程語(yǔ)言的優(yōu)勢(shì)。將ECC 與AES加密算法在VisualDSP++3.0開(kāi)發(fā)環(huán)境下進(jìn)行驗(yàn)證，并下載至ADSP BF-535評(píng)估板上運(yùn)行。輸出結(jié)果表明：有限域運(yùn)算匯編語(yǔ)言編程的實(shí)現(xiàn)方式，其運(yùn)行速度明顯提高， 192位加法提高380個(gè)時(shí)鐘周期，32位乘法提高92個(gè)時(shí)鐘周期；ECC與AES達(dá)到加密要求。上述工作對(duì)數(shù)字電視條件接收系統(tǒng)的設(shè)計(jì)具有實(shí)際的應(yīng)用價(jià)值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時(shí)間： 2013-07-03
上傳用戶(hù)：www240697738
此電路為05年參加全國(guó)大學(xué)生電子賽數(shù)控恒流源中壓控電流源部分的電路圖,輸出電流可在0-2000mA之間可調(diào).
標(biāo)簽： 壓控恒流源
上傳時(shí)間： 2013-06-10
上傳用戶(hù)：boyaboy
可調(diào)恒壓恒流維修電源制作，適合一般初學(xué)者制作使用
標(biāo)簽： 30 恒壓 可調(diào)穩(wěn)壓電源 恒流
上傳時(shí)間： 2013-05-21
上傳用戶(hù)：xhz1993
·H.264 RTSP 串流 (live 555) 視窗版本 (THE Makefile had modified for VC 2008 BUILD)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：asddsd
·微機(jī)反時(shí)限過(guò)流保護(hù)算法及其DSP實(shí)現(xiàn)
標(biāo)簽： DSP 微機(jī) 過(guò)流保護(hù) 算法
上傳時(shí)間： 2013-07-28
上傳用戶(hù)：LSPSL
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
