介紹了一種基于Cortex-M3(STM32F103C8)芯片的高速度、低功耗、多功能數(shù)字可調(diào)共振源,以及系統(tǒng)的CPU部分、信號發(fā)生、濾波及放大部分及相應(yīng)的軟件設(shè)計。
標(biāo)簽： Cortex-M 數(shù)字 共振源 方案
上傳時間： 2013-11-03
上傳用戶：liu999666
在醫(yī)用電阻抗層析成像（Electrical Impedance Tomography）系統(tǒng)中電壓控制電流源的性能十分重要，大部分報道的電壓控電流源電路在低頻時有較高的輸出阻抗但是在高頻時性能大幅減弱。通過分析生物阻抗測量系統(tǒng)對電壓控制電流源的需求，同時回顧一些已有的電壓控制電流源電路，包括雙運放負(fù)反饋電路、跨導(dǎo)運算放大器、AD844，設(shè)計了一種基于AD8610的電壓控制電流源。并通過電路實驗驗證了此電壓控制電流源的性能，同時提出了改進(jìn)方案。該電壓電流源不僅頻率和幅值可控、精度高，而且有較高的輸出阻抗。
標(biāo)簽： 電阻抗 成像系統(tǒng) 電壓控制 電流源
上傳時間： 2013-11-05
上傳用戶：heart_2007
描述了三相電壓源型PWM整流器的工作原理，基于整流器網(wǎng)側(cè)電流矢量推導(dǎo)出同步旋轉(zhuǎn)坐標(biāo)系下系統(tǒng)的數(shù)學(xué)模型，給出了一種電流前饋解耦控制算法。同時詳細(xì)介紹了基于電流前饋解耦的PWM整流器雙環(huán)控制系統(tǒng)設(shè)計方法。并且應(yīng)用TMS320LF2407A建立了PWM整流器的DSP數(shù)字化實驗系統(tǒng)。實驗結(jié)果表明，該整流器能獲得單位功率因數(shù)的正弦輸入電流、穩(wěn)定的直流輸出電壓和快速的動態(tài)響應(yīng)。
上傳時間： 2013-10-11
上傳用戶：asdfasdfd
超低漏失線性穩(wěn)壓器的技術(shù)關(guān)鍵，是基準(zhǔn)源模塊的設(shè)計，在對雙極型LDO穩(wěn)壓器進(jìn)行分析的基礎(chǔ)上，提出了對其關(guān)鍵模塊基準(zhǔn)電壓源進(jìn)行高精度的設(shè)計的方案。
標(biāo)簽： LDO 穩(wěn)壓器 電壓基準(zhǔn)源 分
上傳時間： 2013-12-07
上傳用戶：guojin_0704
介紹了一種用單片機(jī)控制的智能微波信號源發(fā)生器,以美國國家半導(dǎo)體公司的低功率,高性能的δ-Σ小數(shù)分頻數(shù)字鎖相環(huán)電路LMX2485和YTO為核心構(gòu)成.微波信號源的工作頻率范圍為8~14GHz,頻率分辨率為40GHz.分析了設(shè)計方案及實現(xiàn)過程中的關(guān)鍵技術(shù),給出了部分實驗結(jié)果.
標(biāo)簽： 單片機(jī)控制 微波信號 源發(fā)生器
上傳時間： 2013-10-20
上傳用戶：banlangen
Keil C51使用詳解Keil C51 是美國Keil Software 公司出品的51 系列兼容單片機(jī)C 語言軟件開發(fā)系統(tǒng)，與匯編相比，C 語言在功能上、結(jié)構(gòu)性、可讀性、可維護(hù)性上有明顯的優(yōu)勢，因而易學(xué)易用。用過匯編語言后再使用C 來開發(fā)，體會更加深刻。Keil C51 軟件提供豐富的庫函數(shù)和功能強(qiáng)大的集成開發(fā)調(diào)試工具，全Windows界面。另外重要的一點，只要看一下編譯后生成的匯編代碼，就能體會到Keil C51生成的目標(biāo)代碼效率非常之高，多數(shù)語句生成的匯編代碼很緊湊，容易理解。在開發(fā)大型軟件時更能體現(xiàn)高級語言的優(yōu)勢。下面詳細(xì)介紹 Keil C51 開發(fā)系統(tǒng)各部分功能和使用。第二節(jié) Keil C51 單片機(jī)軟件開發(fā)系統(tǒng)的整體結(jié)構(gòu)C51 工具包的整體結(jié)構(gòu)，如圖(1)所示，其中uVision 與Ishell 分別是C51 forWindows 和for Dos 的集成開發(fā)環(huán)境(IDE)，可以完成編輯、編譯、連接、調(diào)試、仿真等整個開發(fā)流程。開發(fā)人員可用IDE 本身或其它編輯器編輯C 或匯編源文件。然后分別由C51 及A51 編譯器編譯生成目標(biāo)文件(.OBJ)。目標(biāo)文件可由LIB51 創(chuàng)建生成庫文件，也可以與庫文件一起經(jīng)L51 連接定位生成絕對目標(biāo)文件(.ABS)。ABS 文件由OH51 轉(zhuǎn)換成標(biāo)準(zhǔn)的Hex 文件，以供調(diào)試器dScope51 或tScope51 使用進(jìn)行源代碼級調(diào)試，也可由仿真器使用直接對目標(biāo)板進(jìn)行調(diào)試，也可以直接寫入程序存貯器如EPROM 中。圖(1) C51 工具包整體結(jié)構(gòu)圖第三節(jié) Keil C51 工具包的安裝81. C51 for Dos在 Windows 下直接運行軟件包中DOS\C51DOS.exe 然后選擇安裝目錄即可。完畢后欲使系統(tǒng)正常工作須進(jìn)行以下操作(設(shè)C:\C51 為安裝目錄)：修改 Autoexec.bat，加入path=C:\C51\BinSet C51LIB=C:\C51\LIBSet C51INC=C:\C51\INC然后運行Autoexec.bat2. C51 for Windows 的安裝及注意事項：在 Windows 下運行軟件包中WIN\Setup.exe，最好選擇安裝目錄與C51 for Dos相同，這樣設(shè)置最簡單(設(shè)安裝于C:\C51 目錄下)。然后將軟件包中crack 目錄中的文件拷入C:\C51\Bin 目錄下。第四節(jié) Keil C51 工具包各部分功能及使用簡介1. C51 與A51(1) C51C51 是C 語言編譯器，其使用方法為：C51 sourcefile[編譯控制指令]或者 C51 @ commandfile其中 sourcefile 為C 源文件(.C)。大量的編譯控制指令完成C51 編譯器的全部功能。包控C51 輸出文件C.LST，.OBJ，.I 和.SRC 文件的控制。源文件(.C)的控制等，詳見第五部分的具體介紹。而 Commandfile 為一個連接控制文件其內(nèi)容包括：.C 源文件及各編譯控制指令，它沒有固定的名字，開發(fā)人員可根據(jù)自己的習(xí)慣指定，它適于用控制指令較多的場合。(2) A51A51 是匯編語言編譯器，使用方法為：9A51 sourcefile[編譯控制指令]或 A51 @ commandfile其中sourcefile 為匯編源文件(.asm或.a51)，而編譯控制指令的使用與其它匯編如ASM語言類似，可參考其他匯編語言材料。Commandfile 同C51 中的Commandfile 類似，它使A51 使用和修改方便。2. L51 和BL51(1) L51L51 是Keil C51 軟件包提供的連接/定位器，其功能是將編譯生成的OBJ 文件與庫文件連接定位生成絕對目標(biāo)文件(.ABS)，其使用方法為：L51 目標(biāo)文件列表[庫文件列表] [to outputfile] [連接控制指令]或 L51 @Commandfile源程序的多個模塊分別經(jīng) C51 與A51 編譯后生成多個OBJ 文件，連接時，這些文件全列于目標(biāo)文件列表中，作為輸入文件，如果還需與庫文件(.LiB)相連接，則庫文件也必須列在其后。outputfile 為輸文件名，缺少時為第一模塊名，后綴為.ABS。連接控制指令提供了連接定位時的所有控制功能。Commandfile 為連接控制文件，其具體內(nèi)容是包括了目標(biāo)文件列表，庫文件列表及輸出文件、連接控制命令，以取代第一種繁瑣的格式，由于目標(biāo)模塊庫文件大多不止1 個，因而第2 種方法較多見，這個文件名字也可由使用者隨意指定。(2) Bl51BL51 也是C51 軟件包的連接/定位器，其具有L51 的所有功能，此外它還具有以下3 點特別之處：a. 可以連接定位大于64kBytes 的程序。b. 具有代碼域及域切換功能(CodeBanking & Bank Switching)c. 可用于RTX51 操作系統(tǒng)RTX51 是一個實時多任務(wù)操作系統(tǒng)，它改變了傳統(tǒng)的編程模式，甚至不必用main( )函數(shù)，單片機(jī)系統(tǒng)軟件向RTOS 發(fā)展是一種趨勢，這種趨勢對于186 和38610及68K 系列CPU 更為明顯和必須，對8051 因CPU 較為簡單，程序結(jié)構(gòu)等都不太復(fù)雜，RTX51 作用顯得不太突出，其專業(yè)版軟件PK51 軟件包甚至不包括RTX51Full，而只有一個RTX51TINY 版本的RTOS。RTX51 TINY 適用于無外部RAM 的單片機(jī)系統(tǒng)，因而可用面很窄，在本文中不作介紹。Bank switching 技術(shù)因使用很少也不作介紹。3. DScope51，Tscope51 及Monitor51(1) dScope51dScope51 是一個源級調(diào)試器和模擬器，它可以調(diào)試由C51 編譯器、A51 匯編器、PL/M-51 編譯器及ASM－51 匯編器產(chǎn)生的程序。它不需目標(biāo)板（for windows 也可通過mon51 接目標(biāo)板），只能進(jìn)行軟件模擬，但其功能強(qiáng)大，可模擬CPU 及其外圍器件，如內(nèi)部串口，外部I/O 及定時器等，能對嵌入式軟件功能進(jìn)行有效測試。
上傳時間： 2013-11-01
上傳用戶：zhouxuepeng1
Keil C51使用詳解:8051 系列微處理器基于簡化的嵌入式控制系統(tǒng)結(jié)構(gòu)被廣泛應(yīng)用于從軍事到自動控制再到PC 機(jī)上的鍵盤上的各種應(yīng)用系統(tǒng)上僅次于Motorola 68HC11 在 8 位微控制器市場上的銷量很多制造商都可提供8051 系列單片機(jī)像Intel Philips Siemens 等這些制造商給51 系列單片機(jī)加入了大量的性能和外部功能像I2C 總線接口模擬量到數(shù)字量的轉(zhuǎn)換看門狗PWM 輸出等不少芯片的工作頻率達(dá)到40M 工作電壓下降到1.5V 基于一個內(nèi)核的這些功能使得8051 單片機(jī)很適合作為廠家產(chǎn)品的基本構(gòu)架它能夠運行各種程序而且開發(fā)者只需要學(xué)習(xí)這一個平臺8051 系列的基本結(jié)構(gòu)如下1 一個8 位算術(shù)邏輯單元2 32 個I/O 口4 組8 位端口可單獨尋址3 兩個16 位定時計數(shù)器4 全雙工串行通信5 6 個中斷源兩個中斷優(yōu)先級6 128 字節(jié)內(nèi)置RAM7 獨立的64K 字節(jié)可尋址數(shù)據(jù)和代碼區(qū)每個8051 處理周期包括12 個振蕩周期每12 個振蕩周期用來完成一項操作如取指令和計算指令執(zhí)行時間可把時鐘頻率除以12 取倒數(shù)然后指令執(zhí)行所須的周期數(shù)因此如果你的系統(tǒng)時鐘是11.059MHz 除以12 后就得到了每秒執(zhí)行的指令個數(shù)為921583
上傳時間： 2014-04-05
上傳用戶：xaijhqx
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。 一個復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的，每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計，并對所作設(shè)計的邏輯電路進(jìn)行嚴(yán)格的驗證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計。因其結(jié)構(gòu)化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業(yè)95
該信號源可輸出正弦波、方波和三角波,輸出信號的頻率以數(shù)控方式調(diào)節(jié),幅度連續(xù)可調(diào)。與傳統(tǒng)信號源相比,該信號源具有波形質(zhì)量好、精度高、設(shè)計方案簡潔、易于實現(xiàn)、便于擴(kuò)展與維護(hù)的特點。
標(biāo)簽： FPGA DDS 數(shù)控 信號源
上傳時間： 2013-10-11
上傳用戶：ippler8
設(shè)計了一種由直接數(shù)字頻率合成(DDS)、倍頻鏈構(gòu)成的三次變頻直接頻率合成方案，實現(xiàn)了低相噪捷變頻高分辨率毫米波雷達(dá)頻率合成器設(shè)計。利用直接頻率合成器的倍頻輸出取代傳統(tǒng)三次變頻毫米波頻率源的鎖相環(huán)(PLL),同時提供線性調(diào)頻(LFM)信號，優(yōu)化DDS和變頻方案的頻率配置關(guān)系。利用FPGA電路進(jìn)行高速控制，較好地解決了毫米波頻率合成器各技術(shù)指標(biāo)之間的矛盾。實測結(jié)果表明，采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時，線性調(diào)頻頻率分辨率可達(dá)0.931 Hz，最大頻率轉(zhuǎn)換時間小于2 ?滋s，最大雜散低于-60 dBc，相位噪聲優(yōu)于-90 dBc/Hz。
上傳時間： 2014-01-06
上傳用戶：brain kung
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
