AVS音頻編碼中長(zhǎng)短窗的Matlab仿真及FPGA實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：tyg88888
單片機(jī)仿真軟件PROTEUS入門(mén)教程，大家看著有用就下吧
標(biāo)簽： PROTEUS 單片機(jī)仿真軟件 入門(mén)教程
上傳時(shí)間： 2013-04-24
上傳用戶：集美慧
數(shù)字電視按傳輸方式分為地面、衛(wèi)星和有線三種。其中，DVB-S和DVB-C這兩個(gè)全球化的衛(wèi)星和有線傳輸方式標(biāo)準(zhǔn)，目前已作為世界統(tǒng)一標(biāo)準(zhǔn)被大多數(shù)國(guó)家所接受。而對(duì)于地面數(shù)字電視廣播標(biāo)準(zhǔn)，經(jīng)國(guó)際電訊聯(lián)盟(ITU)批準(zhǔn)的共有三個(gè)，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數(shù)字視頻地面廣播)標(biāo)準(zhǔn)、美國(guó)的ATSC(Advanced Television System Committee，先進(jìn)電視制式委員會(huì))標(biāo)準(zhǔn)和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，綜合業(yè)務(wù)數(shù)字廣播)標(biāo)準(zhǔn)。綜合比較起來(lái)，歐洲的DVB-T標(biāo)準(zhǔn)在技術(shù)及應(yīng)用實(shí)踐上都更加成熟。 本論文首先介紹了DVB-T系統(tǒng)的主要結(jié)構(gòu)，針對(duì)DVB-T標(biāo)準(zhǔn)中各模塊的實(shí)現(xiàn)進(jìn)行了闡述，并根據(jù)發(fā)射機(jī)端各個(gè)模塊討論了接收機(jī)端相關(guān)模塊的算法設(shè)計(jì)。 隨后，論文給出了基于Microsoft Visual Studio 2005平臺(tái)實(shí)現(xiàn)的數(shù)字電視基帶信號(hào)產(chǎn)生與接收的軟件仿真系統(tǒng)的總體設(shè)計(jì)流程，重點(diǎn)討論了內(nèi)編解碼器和內(nèi)交織/解交織器的算法與實(shí)現(xiàn)，并在實(shí)現(xiàn)的多參數(shù)可選的數(shù)字電視基帶信號(hào)產(chǎn)生與接收軟件仿真平臺(tái)上，重點(diǎn)分析了內(nèi)編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡(jiǎn)化軟判決以及不同調(diào)制方式時(shí)對(duì)DVB-T系統(tǒng)整體性能的影響。 最后，論文討論了內(nèi)碼譯碼算法的實(shí)現(xiàn)改進(jìn)，使得Viterbi譯碼更適合在FPGA上實(shí)現(xiàn)，同時(shí)針對(duì)邏輯設(shè)計(jì)進(jìn)行優(yōu)化以便節(jié)省硬件資源。論文重點(diǎn)討論了對(duì)幸存路徑信息存儲(chǔ)譯碼模塊的改進(jìn)，比較了此模塊三種不同的實(shí)現(xiàn)方式帶來(lái)的硬件速率和資源的優(yōu)劣，通過(guò)利用4塊RAM對(duì)幸存路徑信息的交互讀寫(xiě)，完成了對(duì)傳統(tǒng)回溯算法的改進(jìn)，實(shí)現(xiàn)了加窗回溯的譯碼輸出，同時(shí)實(shí)現(xiàn)了回溯長(zhǎng)度可配置以實(shí)現(xiàn)系統(tǒng)不同的性能要求。
上傳時(shí)間： 2013-08-02
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
本文以誤差和誤差變化率為輸入，利用模糊推理的方法實(shí)現(xiàn)了對(duì)PID參數(shù)的在線自動(dòng)整定，并且在MATLAB環(huán)境下對(duì)該控制器進(jìn)行了設(shè)計(jì)和仿真。從仿真結(jié)果可以看出，參數(shù)自整定模糊PID控制器控制效果優(yōu)于
上傳時(shí)間： 2013-04-24
上傳用戶：wanghui2438
課件和書(shū)內(nèi)容差不多，可供有心自學(xué)的人自學(xué)或者鞏固一下基礎(chǔ)
標(biāo)簽： 模擬電子 技術(shù)基礎(chǔ) 清華
上傳時(shí)間： 2013-07-31
上傳用戶：蠢蠢66
基于單片機(jī)做的LCD12864多級(jí)菜單仿真，里面有proteus仿真模型，可以作為學(xué)習(xí)參考之用^_^
上傳時(shí)間： 2013-04-24
上傳用戶：litianchu
用虛擬串口仿真LPC2138（UART0），ARM仿真教程，適合初學(xué)者，沒(méi)有上操作系統(tǒng)，裸奔程序，里面有源代碼與proteus仿真模型^_^
上傳時(shí)間： 2013-05-27
上傳用戶：pinksun9
在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點(diǎn)正逐步取代平臺(tái)式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢(shì)。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計(jì)了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號(hào)檢測(cè)單元，F(xiàn)PGA進(jìn)行I/O控制，DSP完成導(dǎo)航計(jì)算。方案綜合考慮了系統(tǒng)成本、計(jì)算速度、精度、體積等各方面的因素，并通過(guò)GPS、磁航向計(jì)等信息融合進(jìn)一步提高導(dǎo)航精度。 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計(jì)的關(guān)鍵，本文數(shù)據(jù)采集由信號(hào)調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個(gè)數(shù)據(jù)采集部分的核心，其主要功能包括：實(shí)現(xiàn)了ADC控制邏輯和時(shí)序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴(kuò)展了UART串口，以實(shí)現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計(jì)的基礎(chǔ)上，對(duì)各功能模塊進(jìn)行了全面的半實(shí)物仿真，驗(yàn)證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡(jiǎn)述了慣性導(dǎo)航系統(tǒng)的應(yīng)用背景及發(fā)展?fàn)顩r，介紹了捷聯(lián)慣導(dǎo)系統(tǒng)的基本原理，設(shè)計(jì)了基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)方案，實(shí)現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過(guò)搭建硬件驗(yàn)證平臺(tái)和利用第三方仿真軟件，對(duì)傳感器的性能以及FPGA各功能模塊進(jìn)行了較全面的驗(yàn)證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)能夠滿足應(yīng)用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢(shì)。
標(biāo)簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：1966640071
·人件集：人性化的軟件開(kāi)發(fā)(中文版 Larry L.Constantine 著)
標(biāo)簽： nbsp Constantine Larry 軟件開(kāi)發(fā)
上傳時(shí)間： 2013-04-24
上傳用戶：hmy2st
基于51單片機(jī)的PWM直流電機(jī)調(diào)速proteus仿真.rar
標(biāo)簽： proteus 直流電機(jī)調(diào)速 仿真
上傳時(shí)間： 2013-07-05
上傳用戶：zhouli
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
