數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計(jì),其設(shè)計(jì)過程和電路都比較復(fù)雜,且設(shè)計(jì)成
果的可修改性和可移植性都較差?；赩HDL 的數(shù)控分頻器設(shè)計(jì),整個過程簡單、快捷,極易修改,可移植性強(qiáng)。他可利用
并行預(yù)置數(shù)的加法計(jì)數(shù)器和減法計(jì)數(shù)器實(shí)現(xiàn)。廣泛應(yīng)用于電子儀器、樂器等數(shù)字電子系統(tǒng)中。
標(biāo)簽：
VHDL
數(shù)控
分頻器
修改
上傳時間：
2014-11-29
上傳用戶：1051290259
