是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
清華大學(xué)教材《數(shù)據(jù)結(jié)構(gòu) c語言版》嚴(yán)蔚敏，前6章可上機(jī)源代碼
標(biāo)簽： 清華大學(xué) 教材 c語言 數(shù)據(jù)結(jié)構(gòu)
上傳時(shí)間： 2016-04-24
上傳用戶：離殤
清華大學(xué)教材《數(shù)據(jù)結(jié)構(gòu) c語言版》嚴(yán)蔚敏，7－12章可上機(jī)源代碼
上傳用戶：nanshan
Cisco 電話概論文章,語音技術(shù)概略
標(biāo)簽： Cisco
上傳時(shí)間： 2016-04-26
上傳用戶：weixiao99
嚴(yán)蔚敏數(shù)據(jù)結(jié)構(gòu)習(xí)題C++實(shí)現(xiàn)，自己寫的，正常編譯通過
標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu)
上傳時(shí)間： 2016-05-01
上傳用戶：CSUSheep
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開門...等
標(biāo)簽： Verilog 控制 程序
上傳時(shí)間： 2016-05-04
上傳用戶：wyc199288
使用硬體描述語言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
電子書Absolute.C.plus.plu
標(biāo)簽： Absolute plus plu
上傳時(shí)間： 2013-12-23
上傳用戶：yph853211
《數(shù)據(jù)結(jié)構(gòu)算法實(shí)現(xiàn)及解析》—配合嚴(yán)蔚敏_吳偉民編著的數(shù)據(jù)結(jié)構(gòu)(C語言版)(作者 高一凡)源代碼
標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) C語言 算法 源代碼
上傳時(shí)間： 2016-05-09
上傳用戶：TF2015
微型熱敏打印機(jī)驅(qū)動(dòng)程序源代碼.C語言編寫,89C52+
標(biāo)簽： 89 52 熱敏打印機(jī) 源代碼
上傳時(shí)間： 2013-12-18
上傳用戶：vodssv
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
