給定兩個集合A、B，集合內(nèi)的任一元素x滿足1 ≤ x ≤ 109，并且每個集合的元素個數(shù)不大于105。我們希望求出A、B之間的關系。 任 務 ：給定兩個集合的描述，判斷它們滿足下列關系的哪一種： A是B的一個真子集，輸出“A is a proper subset of B” B是A的一個真子集，輸出“B is a proper subset of A” A和B是同一個集合，輸出“A equals B” A和B的交集為空，輸出“A and B are disjoint” 上述情況都不是，輸出“I m confused!”
標簽：
上傳時間： 2017-03-15
上傳用戶：yulg
特點： 精確度0.1%滿刻度 可作各式數(shù)學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩(wěn)定性高
上傳時間： 2014-12-23
上傳用戶：ydd3625
感謝qrzhou奉獻自己寶貴的源碼。這是qrzhou歷經(jīng)3個月開發(fā)的短信中心的mo和網(wǎng)關源碼，對進行短信中心開發(fā)或smpp協(xié)議，cmpp協(xié)議開發(fā)的程序員具有十分重要的參考價值，同時它可以作為開發(fā)人員的模擬測試網(wǎng)關,qrzhou吐血公開發(fā)放，同時還有進行七號信令開發(fā)的重要文檔
上傳時間： 2014-10-13
上傳用戶：zhaoq123
crc任意位生成多項式 任意位運算 自適應算法 循環(huán)冗余校驗碼(CRC，Cyclic Redundancy Code)是采用多項式的 編碼方式，這種方法把要發(fā)送的數(shù)據(jù)看成是一個多項式的系數(shù) ，數(shù)據(jù)為bn-1bn-2…b1b0 (其中為0或1)，則其對應的多項式為： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：數(shù)據(jù)“10010101”可以寫為多項式 X７+X４+X２+1。 循環(huán)冗余校驗CRC 循環(huán)冗余校驗方法的原理如下： (1) 設要發(fā)送的數(shù)據(jù)對應的多項式為P(x)。 (2) 發(fā)送方和接收方約定一個生成多項式G(x)，設該生成多項式 的最高次冪為r。 (3) 在數(shù)據(jù)塊的末尾添加r個0，則其相對應的多項式為M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，獲得商Q(x)和余式R(x)，則 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2運算，T(x)所對應的數(shù)據(jù)是在原數(shù) 據(jù)塊的末尾加上余式所對應的數(shù)據(jù)得到的。 (6) 發(fā)送T(x)所對應的數(shù)據(jù)。 (7) 設接收端接收到的數(shù)據(jù)對應的多項式為T’(x)，將T’(x)除以G(x) ，若余式為0，則認為沒有錯誤，否則認為有錯。
上傳時間： 2014-11-28
上傳用戶：宋桃子
crc任意位生成多項式 任意位運算 自適應算法 循環(huán)冗余校驗碼(CRC，Cyclic Redundancy Code)是采用多項式的 編碼方式，這種方法把要發(fā)送的數(shù)據(jù)看成是一個多項式的系數(shù) ，數(shù)據(jù)為bn-1bn-2…b1b0 (其中為0或1)，則其對應的多項式為： bn-1Xn-1+bn-2Xn-2+…+b１X+b０ 例如：數(shù)據(jù)“10010101”可以寫為多項式 X７+X４+X２+1。 循環(huán)冗余校驗CRC 循環(huán)冗余校驗方法的原理如下： (1) 設要發(fā)送的數(shù)據(jù)對應的多項式為P(x)。 (2) 發(fā)送方和接收方約定一個生成多項式G(x)，設該生成多項式 的最高次冪為r。 (3) 在數(shù)據(jù)塊的末尾添加r個0，則其相對應的多項式為M(x)=XrP(x) 。(左移r位) (4) 用M(x)除以G(x)，獲得商Q(x)和余式R(x)，則 M(x)=Q(x) ×G(x)+R(x)。 (5) 令T(x)=M(x)+R(x)，采用模2運算，T(x)所對應的數(shù)據(jù)是在原數(shù) 據(jù)塊的末尾加上余式所對應的數(shù)據(jù)得到的。 (6) 發(fā)送T(x)所對應的數(shù)據(jù)。 (7) 設接收端接收到的數(shù)據(jù)對應的多項式為T’(x)，將T’(x)除以G(x) ，若余式為0，則認為沒有錯誤，否則認為有錯
上傳時間： 2014-01-16
上傳用戶：hphh
現(xiàn)代交換原理講義CH1_交換概論ch2 通信信源模型-new070327_new-2CH2_交換網(wǎng)絡ch3_Erlang拒絕和等待系統(tǒng)CH3_數(shù)字程控電話交換與電話通信網(wǎng)ch4_通信網(wǎng)絡性能分析CH4_信令系統(tǒng)CH5_分組交換與分組交換網(wǎng)ch5_網(wǎng)絡拓撲結(jié)構(gòu)分析CH6_ISDN交換與綜合業(yè)務數(shù)字網(wǎng)ch7_網(wǎng)絡可靠性分析
上傳時間： 2013-12-23
上傳用戶：jackgao
華為WCDMA全網(wǎng)解決方案:本章首先介紹WCDMA系統(tǒng)不同版本之間演進過程，使讀者對WCDMA制式有總體的認識；接著從具體的網(wǎng)絡建設角度出發(fā)，介紹了華為WCDMA全網(wǎng)解決方案。 10.1 WCDMA演進概述 10.1.1 標準進展概述 WCDMA技術從出現(xiàn)以來逐漸演進發(fā)展為R99/R4/R5/R6等多個階段，其中R99協(xié)議于2000年3月(3GPP官方說法是1999年12月)凍結(jié)功能，經(jīng)過兩年時間的完善，協(xié)議已經(jīng)成熟；R4協(xié)議于2001年3月凍結(jié)功能，協(xié)議已經(jīng)穩(wěn)定。R5協(xié)議于2002年3月 （部分功能6月）凍結(jié)功能。R6協(xié)議預計在2004年12月左右凍結(jié)功能。 圖10-1 3G協(xié)議的發(fā)展趨勢 WCDMA系統(tǒng)相對于GSM網(wǎng)絡和GPRS網(wǎng)絡來說，一個最重要的變化就是無線網(wǎng)絡的改變。WCDMA網(wǎng)絡中，使用無線接入系統(tǒng)RAN來取代了GSM中的基站子系統(tǒng)BSS。 R99版本的WCDMA核心網(wǎng)從網(wǎng)絡形態(tài)上來說，可以看作是GSM的核心網(wǎng)絡和GPRS的核心網(wǎng)絡的組合。也即R99的核心網(wǎng)絡分為電路域和分組域。電路域與GSM的核心網(wǎng)構(gòu)造基本相同，分組域與GPRS的核心網(wǎng)構(gòu)造基本相同。 R4版本的核心網(wǎng)絡相對于R99版本來說，最大的變化就在于R99核心網(wǎng)電路域中MSC網(wǎng)元的功能在R4版本中由MSC Server和MGW來完成。其中MSC Server處理信令，MGW處理話音。分組域沒有什么變化。具體可參見第三章系統(tǒng)結(jié)構(gòu)的相關內(nèi)容。 R4協(xié)議的核心網(wǎng)絡具有TDM和IP兩種組網(wǎng)方式。采用TDM方式組網(wǎng)時，R4網(wǎng)絡的網(wǎng)絡規(guī)劃建設與R99網(wǎng)絡有不少相近之處。比如在建設匯接網(wǎng)絡、信令網(wǎng)絡等方面，很多考慮都是相同的。采用IP方式組網(wǎng)的時候，R4的網(wǎng)絡規(guī)劃建設則與R99有了不小的區(qū)別。 R5版本的核心網(wǎng)絡相對于R4版本來說，多了一個IMS（IP多媒體子系統(tǒng)）域，增加了相應的設備和接口；電路域和分組域的網(wǎng)絡結(jié)構(gòu)則沒有什么大變化。同時由于網(wǎng)絡功能的增強，部分設備功能也進行了升級。
上傳時間： 2013-07-24
上傳用戶：13517191407
隨著對高處理能力、網(wǎng)絡通信、實時多任務,超低功耗這些需求的增長,傳統(tǒng)8位處理器已經(jīng)不能滿足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應用.ARM是目前嵌入式領域應用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開發(fā),介紹了利用一款ARM微處理器和FPGA設計的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個硬件平臺上進行軟件開發(fā)的過程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時負載120個用戶的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問題.目前,建立在G. 703基礎上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動基站及軍事通信中得到廣泛的應用,傳送語音信號、數(shù)據(jù)、圖像等業(yè)務.文中首先分析了當前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢,隨著網(wǎng)絡通信的用戶數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁椦芯繜狳c,這是開發(fā)四路E1收發(fā)器的一個目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應用環(huán)境,著重介紹了四路E1板卡在整個系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點,鑒于數(shù)據(jù)傳輸中對時鐘的要求比較嚴格,該文還介紹了FPGA技術,應用它主要是為系統(tǒng)提供各個精確的時鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類處理器特點的基礎上,提出了四路E1收發(fā)器的硬件設計,分別介紹了時鐘模塊、系統(tǒng)接口電路、存儲系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設計.先介紹了實時操作系統(tǒng)RTXC,詳細闡述了ARM處理器啟動代碼程序的設計,然后給出了在此操作系統(tǒng)下軟件設計的整體結(jié)構(gòu),分四個任務分別闡述此軟件功能,其中詳細介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運行監(jiān)測模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設計過程中的調(diào)試開發(fā)過程,整個系統(tǒng)設計完成后,經(jīng)過反復調(diào)試、測驗已達到了預期的效果,現(xiàn)正投入使用中.
上傳時間： 2013-04-24
上傳用戶：夢雨軒膂
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設計基礎;(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎上,構(gòu)造進化硬件控制功能塊的結(jié)構(gòu),完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標,主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉(zhuǎn)換為相應的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進化硬件的器件結(jié)構(gòu)的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
無線局域網(wǎng)是計算機網(wǎng)絡技術和無線通信技術相結(jié)合的產(chǎn)物，是利用無線媒介傳輸信息的計算機網(wǎng)絡。在無線通信信道中，由于多徑時延不可避免地存在符號間干擾，正交頻分復用(OFDM)作為一種可以有效對抗符號間干擾(ISI)和提高頻譜利用率的高速傳輸技術，引起了廣泛關注。在無線局域網(wǎng)(WLAN)系統(tǒng)中，OFDM調(diào)制技術已經(jīng)被采用作為其物理層標準，并且公認為是下一代無線通信系統(tǒng)中的核心技術。基于IEEE802.11a的無線局域網(wǎng)標準的物理層采用了OFDM技術，能有效的對抗多徑信道衰落，達到54Mbps的速度，而未來而的IEEE802.11n將達到100Mbps的高速。因此，研發(fā)以OFDM為核心的原型機研究非常有必要。 本文在深入理解OFDM技術的同時，結(jié)合相應的EDA工具對系統(tǒng)進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶發(fā)射機系統(tǒng)的FPGA實現(xiàn)方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。在系統(tǒng)功能模塊的FPGA實現(xiàn)過程中，針對Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對發(fā)射機系統(tǒng)各個模塊進行了詳細設計和仿真： (1)訓練序列生成模塊，包括長，短訓練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調(diào)制映射； (3)數(shù)據(jù)模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調(diào)制映射； (4)OFDM處理部分，包括導頻插入，加循環(huán)前綴，IFFT處理； (5)對整個發(fā)射處理部分聯(lián)調(diào)，并給出仿真結(jié)果另外，還完成了接收機部分模塊的FPGA設計，并給出了相應的頂層結(jié)構(gòu)與仿真波形。最后提出了改進和進一步開發(fā)的方向。
上傳時間： 2013-04-24
上傳用戶：李彥東
