CBC7寫的撥號上網DLL 可獲取IP,檢測連接狀態,掛斷 不足之處請見諒
標簽： CBC7 DLL IP
上傳時間： 2015-12-29
上傳用戶：cccole0605
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
B樹及其B+樹的實現代碼，支持模版（數據類型，M值）
標簽： 樹 代碼
上傳時間： 2016-02-22
上傳用戶：jhksyghr
ADS操作影片,教我們怎麼tuning電路.中文發音,步驟清楚,非常適合初學入門者.希望對大家有幫助.
標簽： tuning ADS 操作 家
上傳時間： 2016-02-25
上傳用戶：trepb001
一個可以計算分壓電路的源碼。 可透過輸出與輸入電壓，計算電阻的大小；或透過輸入電壓與電阻，計算最後輸出之電壓
標簽： 分
上傳時間： 2014-12-09
上傳用戶：hoperingcong
是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
標簽： Description Calculate integer 101000
上傳時間： 2014-01-25
上傳用戶：tonyshao
verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
蟲蟲下載站版權所有 京ICP備2021023401號-1
<rt id="ceicq"></rt>
