[matlab]TD_SCDMA中的ZF_BLE和MMSE_BLE算法的鏈路仿真
標(biāo)簽： TD_SCDMA MMSE_BLE matlab ZF_BLE
上傳時間： 2014-10-30
上傳用戶：fxf126@126.com
完整的空時碼鏈路仿真多發(fā)射天線多接收天線空時分集系統(tǒng)的具體代碼實現(xiàn)和誤碼性能評估
標(biāo)簽： 空時碼 仿真 代碼 發(fā)射天線
上傳時間： 2015-12-29
上傳用戶：fhzm5658
自己用Simulink做的mc_cdma鏈路仿真，運行結(jié)果還不錯，有需要的可以參考一下
標(biāo)簽： Simulink mc_cdma 鏈路 仿真
上傳時間： 2014-07-20
上傳用戶：saharawalker
衛(wèi)星通信系統(tǒng)鏈路仿真平臺,對應(yīng)于多種信道模型
標(biāo)簽： 衛(wèi)星通信 仿真平臺 信道模型
上傳時間： 2016-01-22
上傳用戶：semi1981
使用FPGA設(shè)計WiMax接收機之OFDM同步硬體電路(內(nèi)附VHDL code)
標(biāo)簽： WiMax FPGA OFDM VHDL
上傳用戶：zhuyibin
ADS操作影片,教我們怎麼tuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對大家有幫助.
標(biāo)簽： tuning ADS 操作 家
上傳時間： 2016-02-25
上傳用戶：trepb001
一個可以計算分壓電路的源碼。 可透過輸出與輸入電壓，計算電阻的大小；或透過輸入電壓與電阻，計算最後輸出之電壓
標(biāo)簽： 分
上傳時間： 2014-12-09
上傳用戶：hoperingcong
是一個用verilog寫成的加法器電路,可把七個元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
