K51 浮點(diǎn)數(shù)除法，用匯編編寫，基礎(chǔ)的東西
上傳時(shí)間： 2013-12-16
上傳用戶：xauthu
《實(shí)戰(zhàn)C++ — 八個(gè)別具特色的實(shí)作經(jīng)驗(yàn)》與目前市面㆖ 眾多C++ 書籍的最大不同，在於 本書既非基礎(chǔ)觀念之教㈻ 書籍，亦非開發(fā)工具之使用手冊，而是以「㆒ 章㆒ 專案」的方式， 從實(shí)際應(yīng)用面引領(lǐng)讀者領(lǐng)略C++。 本書是《The Art of C++》的㆗ 文譯本。原作者Herbert Schildt 是㆒ 位㈻ ㈲ 專精、著作等身的 IT 技術(shù)作家，其作品普遍獲得良好評價(jià)。
標(biāo)簽： 12694
上傳時(shí)間： 2016-02-08
上傳用戶：894898248
altera Quartus II 減法器使用 配合LED，可自動(dòng)與手動(dòng)按鈕控製。 (含電路)
標(biāo)簽： Quartus altera LED II
上傳時(shí)間： 2013-12-13
上傳用戶：王楚楚
altera Quartus II FSM使用 可設(shè)定時(shí)間波形，手動(dòng)調(diào)整波形頻率。 (含電路)
標(biāo)簽： Quartus altera FSM II
上傳時(shí)間： 2016-02-13
上傳用戶：kbnswdifs
altera Quartus II TLC晶片控制 可控制暫存器，手動(dòng)調(diào)整內(nèi)碼。 (含電路)
標(biāo)簽： Quartus altera TLC 控制
上傳時(shí)間： 2016-02-13
上傳用戶：Zxcvbnm
altera Quartus II modelSim 自動(dòng)模擬搭配，內(nèi)有範(fàn)例。 (含電路)
標(biāo)簽： modelSim Quartus altera II
上傳時(shí)間： 2016-02-13
上傳用戶：lz4v4
關(guān)於宏晶STC89C51單片機(jī)IC芯片的詳細(xì)資料，內(nèi)有很多簡單電路。
上傳時(shí)間： 2013-12-02
上傳用戶：佳期如夢
OPEN-JTAG ARM JTAG 測試原理 1 前言 本篇報(bào)告主要介紹ARM JTAG測試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG測試原理。 2 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 從IEEE的JTAG測試標(biāo)準(zhǔn)開始，JTAG是JOINT TEST ACTION GROUP的簡稱。IEEE 1149.1標(biāo)準(zhǔn)最初是由JTAG這個(gè)組織提出，最終由IEEE批準(zhǔn)並且標(biāo)準(zhǔn)化，所以，IEEE 1149.1這個(gè)標(biāo)準(zhǔn)一般也俗稱JTAG測試標(biāo)準(zhǔn)。 接下來介紹TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的基本架構(gòu)。
標(biāo)簽： JTAG BOUNDARY-SCAN OPEN-JTAG ARM
上傳時(shí)間： 2016-08-16
上傳用戶：sssl
這次把真正的把源程序公開了，而且還有詳細(xì)的原理教程，希望大家?guī)兔Π阉龅母茫С值钠骷唷? 這個(gè)下載線電路是我做過的中最穩(wěn)定的，成功率很高。你也可以直接使用現(xiàn)有的下載線或者Atmel的原版下 載線。Easy 51Pro串行編程器也支持AT89C2051了。《Easy 51Pro的製作及使用說明》中有詳細(xì)介紹。 有何問題或者發(fā)現(xiàn)了BUG請?jiān)谶@裡給我留言: http://enkj.com/gbook/guestbook.asp?user=digiboy
上傳時(shí)間： 2013-12-12
上傳用戶：xieguodong1234
一篇來自臺(tái)灣中華大學(xué)的論文--《無線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無線射頻辨識系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識系統(tǒng)的規(guī)劃、辨識系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
上傳時(shí)間： 2016-08-27
上傳用戶：tb_6877751
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
