Delphi中工作列狀態區的設計參考文件資料
標簽： Delphi
上傳時間： 2013-12-16
上傳用戶：gxmm
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統的性能分析和接收器設計」是2007發表的
標簽： BIC-MIMO-OFDM 2007 系統 性能分析
上傳時間： 2016-01-14
上傳用戶：BIBI
追隨sin函數,輸出有包含物插曲線圖,到傳遞神經網路
標簽： sin
上傳時間： 2014-01-08
上傳用戶：change0329
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
一個簡單的游戲設計...好好玩的
標簽：
上傳時間： 2013-12-31
上傳用戶：edisonfather
倒數計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
上傳時間： 2016-02-02
上傳用戶：lepoke
最新程序最好的在線程序設計 建議同學們好好看看。最好的
標簽： 程序
上傳時間： 2016-03-10
上傳用戶：zhuoying119
蟲蟲下載站版權所有 京ICP備2021023401號-1
