<strike id="6m2ic"></strike>
ADC0809是帶有8位A/D轉(zhuǎn)換器、8路多路開(kāi)關(guān)以及微處理機(jī)兼容的控制邏輯的CMOS組件。它是逐次逼近式A/D轉(zhuǎn)換器，可以和單片機(jī)直接接口。 adc0809 datasheet
標(biāo)簽： 0809 ADC 轉(zhuǎn)換器 應(yīng)用技術(shù)
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：kz_zank
收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機(jī)、 收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機(jī)、 收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機(jī)、 WLANWLANWLANWLAN網(wǎng)路橋接器與蜂巢式基礎(chǔ)建設(shè)。
標(biāo)簽： 向量訊號(hào)產(chǎn)生器 收發(fā)器 測(cè)試 速度
上傳時(shí)間： 2013-10-12
上傳用戶(hù)：ligi201200
耦合電感的基本模型耦合電感的結(jié)構(gòu)和參數(shù)耦合電感的參數(shù)測(cè)量正激多路輸出變換器的耦合電感倍流整流電路的耦合電感 Cuk電路的耦合電感VRM電路的耦
標(biāo)簽： 功率電感 耦合 開(kāi)關(guān)電源
上傳時(shí)間： 2013-07-28
上傳用戶(hù)：jiachuan666
隨著對(duì)高處理能力、網(wǎng)絡(luò)通信、實(shí)時(shí)多任務(wù),超低功耗這些需求的增長(zhǎng),傳統(tǒng)8位處理器已經(jīng)不能滿(mǎn)足新產(chǎn)品的要求了,高端嵌入式處理器已經(jīng)得到了普遍的重視和應(yīng)用.ARM是目前嵌入式領(lǐng)域應(yīng)用最廣泛的RISC微處理器結(jié)構(gòu),該文研究了基于ARM處理器的嵌入式系統(tǒng)的開(kāi)發(fā),介紹了利用一款A(yù)RM微處理器和FPGA設(shè)計(jì)的四路E1中繼板卡的硬件結(jié)構(gòu)和工作原理,并在這個(gè)硬件平臺(tái)上進(jìn)行軟件開(kāi)發(fā)的過(guò)程.該四路E1收發(fā)器能夠提供四條E1鏈路,把帶寬從2Mbps提高到8Mbps,能夠同時(shí)負(fù)載120個(gè)用戶(hù)的通信,解決了數(shù)字環(huán)路系統(tǒng)中卡槽數(shù)目限制的問(wèn)題.目前,建立在G. 703基礎(chǔ)上的El接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用,傳送語(yǔ)音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù).文中首先分析了當(dāng)前數(shù)字環(huán)路系統(tǒng)的發(fā)展現(xiàn)狀和趨勢(shì),隨著網(wǎng)絡(luò)通信的用戶(hù)數(shù)目及信息量的猛增,拓寬數(shù)據(jù)傳輸?shù)耐ǖ朗且豁?xiàng)研究熱點(diǎn),這是開(kāi)發(fā)四路E1收發(fā)器的一個(gè)目的.接著敘述了數(shù)字環(huán)路系統(tǒng)的結(jié)構(gòu)和工作原理,即四路E1收發(fā)器的應(yīng)用環(huán)境,著重介紹了四路E1板卡在整個(gè)系統(tǒng)中所扮演的角色和嵌入式處理器ARM的體系結(jié)構(gòu)和特點(diǎn),鑒于數(shù)據(jù)傳輸中對(duì)時(shí)鐘的要求比較嚴(yán)格,該文還介紹了FPGA技術(shù),應(yīng)用它主要是為系統(tǒng)提供各個(gè)精確的時(shí)鐘.然后,在分析了四路E1收發(fā)器的工作原理和比較了各類(lèi)處理器特點(diǎn)的基礎(chǔ)上,提出了四路E1收發(fā)器的硬件設(shè)計(jì),分別介紹了時(shí)鐘模塊、系統(tǒng)接口電路、存儲(chǔ)系統(tǒng)模塊、四通道E1合成器模塊、CPU模塊以及時(shí)隙交換模塊.接著,在研究分析了G.703和G.704等通信協(xié)議后,再根據(jù)系統(tǒng)要求提出了四路E1收發(fā)器的軟件設(shè)計(jì).先介紹了實(shí)時(shí)操作系統(tǒng)RTXC,詳細(xì)闡述了ARM處理器啟動(dòng)代碼程序的設(shè)計(jì),然后給出了在此操作系統(tǒng)下軟件設(shè)計(jì)的整體結(jié)構(gòu),分四個(gè)任務(wù)分別闡述此軟件功能,其中詳細(xì)介紹了信令處理模塊、接口中斷處理模塊、系統(tǒng)運(yùn)行監(jiān)測(cè)模塊和RC消息LC消息處理模塊.最后介紹了軟件和硬件的調(diào)試方法以及設(shè)計(jì)過(guò)程中的調(diào)試開(kāi)發(fā)過(guò)程,整個(gè)系統(tǒng)設(shè)計(jì)完成后,經(jīng)過(guò)反復(fù)調(diào)試、測(cè)驗(yàn)已達(dá)到了預(yù)期的效果,現(xiàn)正投入使用中.
標(biāo)簽： FPGA ARM 處理器 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：夢(mèng)雨軒膂
當(dāng)今的船用導(dǎo)航雷達(dá)具有數(shù)字化、多功能、高性能、多接口、網(wǎng)絡(luò)化。同時(shí)要求具有高可靠性、高集成度、低成本，信號(hào)處理單元的小型化，產(chǎn)品更新周期短。要同時(shí)滿(mǎn)足上述需求，高集成度的器件應(yīng)用是必須的。同時(shí)開(kāi)發(fā)周期要短，需求軟件的可移植性要強(qiáng)，并且是模塊化設(shè)計(jì)，現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)已經(jīng)成為設(shè)計(jì)首選。 現(xiàn)場(chǎng)可編程門(mén)陣列是基于通過(guò)可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導(dǎo)體器件。與為特殊設(shè)計(jì)而定制的專(zhuān)用集成電路(ASIC)相對(duì)，F(xiàn)PGA可以針對(duì)所需的應(yīng)用或功能要求進(jìn)行編程。雖然具有一次性可編程(OTP)FPGA，但是主要是基于SRAM的，其可隨著設(shè)計(jì)的演化進(jìn)行重編程。CLB是FPGA內(nèi)的基本邏輯單元。實(shí)際數(shù)量和特性會(huì)依器件的不同而不同，但是每個(gè)CLB都包含一個(gè)由4或6個(gè)輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開(kāi)關(guān)矩陣。開(kāi)關(guān)矩陣是高度靈活的，可以進(jìn)行配置以便處理組合邏輯、移位寄存器或RAM。當(dāng)今的FPGA已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能(如RAM、時(shí)鐘管理和：DSP)的硬(ASIC型)塊。由于具有可編程特性，所以FPGA是眾多市場(chǎng)的理想之選。它高集成度，以及用于設(shè)計(jì)的強(qiáng)大軟件平臺(tái)、IP核、在線升級(jí)可滿(mǎn)足需求。 本文介紹了基于FPGA實(shí)現(xiàn)船用導(dǎo)航雷達(dá)數(shù)字信號(hào)處理的設(shè)計(jì)，這是一個(gè)具體的、已經(jīng)完成并進(jìn)行小批量生產(chǎn)的產(chǎn)品，對(duì)指導(dǎo)實(shí)踐具有一定意義。
標(biāo)簽： 導(dǎo)航雷達(dá) 數(shù)字信號(hào)處理
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：稀世之寶039
自上個(gè)世紀(jì)九十年代以來(lái)，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問(wèn)題，開(kāi)創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱(chēng)方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開(kāi)；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開(kāi)系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語(yǔ)音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語(yǔ)言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語(yǔ)音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開(kāi)發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語(yǔ)音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開(kāi)堅(jiān)實(shí)的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：xaijhqx
高頻磁放大器穩(wěn)壓電源的設(shè)計(jì)
上傳時(shí)間： 2013-10-27
上傳用戶(hù)：Miyuki
吉時(shí)利強(qiáng)大的開(kāi)關(guān)系統(tǒng)使得為任何應(yīng)用配置最優(yōu)化的解決方案變得簡(jiǎn)單，可以提供標(biāo)準(zhǔn)的或者定制化的解決方案。無(wú)論應(yīng)用需要開(kāi)關(guān)矩陣或者多路復(fù)用器，或者設(shè)計(jì)常規(guī)的DC、RF、微波、光電或者數(shù)字I/O信號(hào)等，吉時(shí)利都為您提供高性能、低成本的各種解決方案。
標(biāo)簽： 直流 射頻 開(kāi)關(guān) 控制
上傳時(shí)間： 2013-11-02
上傳用戶(hù)：范縝東苑
擴(kuò)展1個(gè)I2C總線為多個(gè)；通過(guò)主機(jī)I2C命令進(jìn)行總線選擇；每次選擇一個(gè)下級(jí)總線；廣播模式下可同時(shí)打開(kāi)所有通道；收集中斷并發(fā)送給主機(jī)；復(fù)位芯片可取消所有通道選擇，在總線掛起時(shí)恢復(fù)主機(jī)的控制。
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：songrui
The Philips family of Multiplexers and Switches consists of bi-directional translating switches controlled via the I2C or SMBus to fan out an upstream SCL/SDA pair to 2, 4 or 8 downstream channels of SCx/SDx pairs. The Multiplexers allow only one downstream channel to be selected at a time, while the Switches allow any individual downstream channel or combination of downstream channels to be selected, depending on the content of the programmable control register. Once one or several channels have been selected, the device acts as a wire, allowing the master on the upstream channel to send commands to devices on all the active downstream channels, and devices on the active downstream channels to communicate with each other and the master. External pull-up resistors are used to pull each individual channel up to the desired voltage level. Combined interrupt output and hardware reset input are device options that are featured.
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：dianxin61
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
