利用此源碼可以使用ALTERA DE2開(kāi)發(fā)板將鍵盤(pán)變成一部電子琴
標(biāo)簽： ALTERA DE2 鍵盤(pán)
上傳時(shí)間： 2016-03-23
上傳用戶：cc1015285075
美國(guó)新墨西哥專注於flash圖形藝術(shù)的藝術(shù)家，用flash as寫(xiě)出各種絢麗的圖形特效 集合120個(gè)文件，cool！
標(biāo)簽： flash 家
上傳時(shí)間： 2014-06-30
上傳用戶：lps11188
89x51 or 8051 英文電子書(shū) , 圖路及原程式
標(biāo)簽： 89x51 8051 or 英文
上傳時(shí)間： 2013-12-30
上傳用戶：qq21508895
這是一個(gè)c語(yǔ)言解二維方程式,由電腦自動(dòng)求解數(shù)學(xué),對(duì)初學(xué)者而言相當(dāng)容易些改理解.
標(biāo)簽： 方程
上傳時(shí)間： 2013-12-27
上傳用戶：mhp0114
OPNET的介紹電子書(shū)，包含模組的創(chuàng)見(jiàn)和連結(jié)、網(wǎng)路協(xié)定的設(shè)計(jì)等介紹
標(biāo)簽： OPNET
上傳時(shí)間： 2014-01-08
上傳用戶：jcljkh
這 是 關(guān) 于 操 作 系 統(tǒng) 技 術(shù) 方 面 的書(shū).上網(wǎng)找的,不錯(cuò).
標(biāo)簽：
上傳時(shí)間： 2014-01-04
上傳用戶：stella2015
是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
cisco安全相關(guān) cisco入侵的藝術(shù)
標(biāo)簽： cisco
上傳時(shí)間： 2016-05-04
上傳用戶：leixinzhuo
這是一個(gè)Verilog的電梯控制程序碼,控制樓層為1~4樓,關(guān)開(kāi)門(mén)...等
標(biāo)簽： Verilog 控制 程序
上傳用戶：wyc199288
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
