<strike id="4ou2w"></strike>
隨著科技的發展和社會的進步，數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機，研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業，不僅可以滿足廣大人民群眾日益增長的物質、文化要求，還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上，首先對系統的調制系統進行了設計規劃，然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪，考慮到實現的有效性，不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數在實現中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計，并進行了設計優化，顯著降低了濾波器的運算量，大大節約了實現該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
24CXX讀寫軟件應用電路及并口讀寫器制作
上傳時間： 2013-06-26
上傳用戶：ggwz258
· 摘要： 社會生產、生活的許多方面需要用到地磁定向,本文以磁阻傳感器為基礎,組合加速度計、溫度傳感器、A/D轉換芯片(ADS8364)以及DSP微控制器(MC56F8366)等器件構建了一個具有傾角補償的電子羅盤,試驗表明該系統具有良好的指向能力.
上傳時間： 2013-07-09
上傳用戶：lw4463301
目 錄 第一章 概述 3 第一節 硬件開發過程簡介 3 §1.1.1 硬件開發的基本過程 4 §1.1.2 硬件開發的規范化 4 第二節 硬件工程師職責與基本技能 4 §1.2.1 硬件工程師職責 4 §1.2.1 硬件工程師基本素質與技術 5 第二章 硬件開發規范化管理 5 第一節 硬件開發流程 5 §3.1.1 硬件開發流程文件介紹 5 §3.2.2 硬件開發流程詳解 6 第二節 硬件開發文檔規范 9 §2.2.1 硬件開發文檔規范文件介紹 9 §2.2.2 硬件開發文檔編制規范詳解 10 第三節 與硬件開發相關的流程文件介紹 11 §3.3.1 項目立項流程： 11 §3.3.2 項目實施管理流程： 12 §3.3.3 軟件開發流程： 12 §3.3.4 系統測試工作流程： 12 §3.3.5 中試接口流程 12 §3.3.6 內部驗收流程 13 第三章 硬件EMC設計規范 13 第一節 CAD輔助設計 14 第二節 可編程器件的使用 19 §3.2.1 FPGA產品性能和技術參數 19 §3.2.2 FPGA的開發工具的使用： 22 §3.2.3 EPLD產品性能和技術參數 23 §3.2.4 MAX + PLUS II開發工具 26 §3.2.5 VHDL語音 33 第三節 常用的接口及總線設計 42 §3.3.1 接口標準： 42 §3.3.2 串口設計： 43 §3.3.3 并口設計及總線設計： 44 §3.3.4 RS－232接口總線 44 §3.3.5 RS－422和RS－423標準接口聯接方法 45 §3.3.6 RS－485標準接口與聯接方法 45 §3.3.7 20mA電流環路串行接口與聯接方法 47 第四節 單板硬件設計指南 48 §3.4.1 電源濾波： 48 §3.4.2 帶電插拔座： 48 §3.4.3 上下拉電阻： 49 §3.4.4 ID的標準電路 49 §3.4.5 高速時鐘線設計 50 §3.4.6 接口驅動及支持芯片 51 §3.4.7 復位電路 51 §3.4.8 Watchdog電路 52 §3.4.9 單板調試端口設計及常用儀器 53 第五節 邏輯電平設計與轉換 54 §3.5.1 TTL、ECL、PECL、CMOS標準 54 §3.5.2 TTL、ECL、MOS互連與電平轉換 66 第六節 母板設計指南 67 §3.6.1 公司常用母板簡介 67 §3.6.2 高速傳線理論與設計 70 §3.6.3 總線阻抗匹配、總線驅動與端接 76 §3.6.4 布線策略與電磁干擾 79 第七節 單板軟件開發 81 §3.7.1 常用CPU介紹 81 §3.7.2 開發環境 82 §3.7.3 單板軟件調試 82 §3.7.4 編程規范 82 第八節 硬件整體設計 88 §3.8.1 接地設計 88 §3.8.2 電源設計 91 第九節 時鐘、同步與時鐘分配 95 §3.9.1 時鐘信號的作用 95 §3.9.2 時鐘原理、性能指標、測試 102 第十節 DSP技術 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特點與應用 109 §3.10.3 TMS320 C54X DSP硬件結構 110 §3.10.4 TMS320C54X的軟件編程 114 第四章 常用通信協議及標準 120 第一節 國際標準化組織 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二節 硬件開發常用通信標準 122 §4.2.1 ISO開放系統互聯模型 122 §4.2.2 CCITT G系列建議 123 §4.2.3 I系列標準 125 §4.2.4 V系列標準 125 §4.2.5 TIA/EIA 系列接口標準 128 §4.2.5 CCITT X系列建議 130 參考文獻 132 第五章 物料選型與申購 132 第一節 物料選型的基本原則 132 第二節 IC的選型 134 第三節 阻容器件的選型 137 第四節 光器件的選用 141 第五節 物料申購流程 144 第六節 接觸供應商須知 145 第七節 MRPII及BOM基礎和使用 146
標簽： 硬件工程師
上傳時間： 2013-05-28
上傳用戶：pscsmon
·詳細說明：c51讀取gps并電臺通訊的源代碼-c51 reads takes gps and the broadcasting station communication source code
上傳時間： 2013-06-01
上傳用戶：徐孺
·基于MATLAB的FIR帶阻數字濾波器的設計
上傳時間： 2013-04-24
上傳用戶：huyanju
3.5以上LCD并口RGB驅動芯片SSD1963
上傳時間： 2013-05-31
上傳用戶：hopy
在非隔離時，經常會用到阻容降壓的方式進行供電，這樣大大節省了電路成本
上傳時間： 2013-06-13
上傳用戶：neu_liyan
<li id="usaua"></li>