<center id="4ms2w"></center>
考慮到公路環境的特殊性，應用各向異性磁阻傳感器并結合ZigBee技術，設計了一款無線車輛檢測器。對車輛檢測器的硬件系統總體結構進行了詳細介紹，并通過實驗對車輛檢測器的輸出特性進行研究，驗證了方案的可行性。實驗表明，該車輛檢測器能夠對車輛的有無和方向做出判斷，并對車輛進行分類。
上傳時間： 2013-10-17
上傳用戶：行旅的喵
特點 精確度0.05%滿刻度 ±1位數 顯示范圍-19999-99999可任意規劃 可直接量測直流4至20mA電流,無需另接輔助電源 尺寸小(24x48x50mm),穩定性高 分離式端子,配線容易 CE 認證 主要規格 輔助電源: None 精確度: 0.05% F.S. ±1 digit(DC) 輸入抗阻: approx. 250 ohm with 20mA input 輸入電壓降: max. DC5V with 20mA input 最大過載能力: < ±50mA 取樣時間: 2.5 cycles/sec. 顯示值范圍: -19999 - 99999 digit adjustable 歸零調整范圍: -999-999 digit adjustable 最大值調整范圍: -999-999 digit adjustable 過載顯示: " doFL " or "-doFL" 極性顯示: " 一 " for negative readings 顯示幕 : Brigh Red LEDs high 8.6mm(.338") 溫度系數 : 50ppm/℃ (0-50℃) 參數設定方式: Touch switches 記憶型式: Non-volatile E2 外殼材料: ABS 絕緣耐壓能力: 2KVac/1 min. (input/case) 使用環境條件: 0-50℃(20 to 90% RH non-condensed) 存放環境條件: 0-70℃(20 to 90% RH non-condensed) 外型尺寸: 24x48x50mm CE認證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時間： 2013-10-09
上傳用戶：lhuqi
本文介紹了開關磁阻電機驅動系統(Switched Reluctance Drive, SRD)的發展概況、系統構成以及目前的研究熱點。 關 鍵 詞: 開關磁阻電機 研究熱點 Abstract:In this paper, development, construction and research focus of Switched Reluctance Drive were introduced. Keywords: Switched Reluctance Motor Research focus 1 發展簡介 開關磁阻電機(Switched Reluctance Motor, SRM)最早可以追溯到1970年，英國Leeds大學步進電機研究小組首創一個開關磁阻電機雛形。到1972年進一步對帶半導體開關的小功率電動機(10w～1kw)進行了研究。1975年有了實質性的進展，并一直發展到可以為50kw的電瓶汽車提供裝置。1980年在英國成立了開關磁阻電機驅動裝置有限公司(SRD Ltd.)，專門進行SRD系統的研究、開發和設計。1983年英國(SRD Ltd.)首先推出了SRD系列產品，該產品命名為OULTON。1984年TASC驅動系統公司也推出了他們的產品。另外SRD Ltd. 研制了一種適用于有軌電車的驅動系統，到1986年已運行500km。該產品的出現，在電氣傳動界引起不小的反響。在很多性能指標上達到了出人意料的高水平，整個系統的綜合性能價格指標達到或超過了工業中長期廣泛應用的一些變速傳動系統。下表是當時對幾種常用變速傳動系統各項主要經濟指標所作的比較。成本 1.0 1.5 1.0 美國、加拿大、南斯拉夫、埃及等國家也都開展了SRD系統的研制工作。在國外的應用中，SRD一般用于牽引中，例如電瓶車和電動汽車。同時高速性能是SRD的一個特長的方向。據報道，美國為空間技術研制了一個25000r/min、90kW的高速SRD樣機。我國大約在1985年才開始對SRD系統進行研究。SRD系統的研究已被列入我國中、小型電機“八五”、“九五”和“十五”科研規劃項目。華中科技大學開關磁阻電機課題組在“九五”項目中研制出使用SRD的純電動轎車，在“十五”項目中將SRD應用到混合動力城市公交車，均取得了較好的運行效果。紡織機械研究所將SRD應用于毛巾印花機、卷布機，煤礦牽引及電動車輛等，取得了顯著的經濟效益。 從上世紀90年代國際會議的上有關SRD系統的文章來看，對SRD系統的研究工作已經從論證它的優點、開發應用階段進入到設計理論、優化設計研究階段。對SR電機、控制器、功率變換器等的運行理論、優化設計、結構形式等方面進行了更加深入的研究。
上傳時間： 2013-10-11
上傳用戶：xjz632
本文將探討微控制器與 PSoC (可編程系統單晶片)在數位電視應用上的設計挑戰，並比較微控制器和 PSoC 架構在處理這些挑戰時的不同處，以有效地建置執行。
上傳時間： 2013-11-22
上傳用戶：gengxiaochao
J-LINK仿真器詳細教程 flash下載操作等
上傳時間： 2013-11-14
上傳用戶：JamesB
微帶天線[加]I.J.鮑爾
上傳時間： 2013-11-17
上傳用戶：jhksyghr
測試貼片熱阻小軟件
上傳時間： 2013-10-17
上傳用戶：stampede
測試貼片熱阻小軟件
上傳時間： 2013-11-03
上傳用戶：xmsmh
PCB 被動組件的隱藏特性解析 傳統上，EMC一直被視為「黑色魔術（black magic）」。其實，EMC是可以藉由數學公式來理解的。不過，縱使有數學分析方法可以利用，但那些數學方程式對實際的EMC電路設計而言，仍然太過復雜了。幸運的是，在大多數的實務工作中，工程師并不需要完全理解那些復雜的數學公式和存在于EMC規范中的學理依據，只要藉由簡單的數學模型，就能夠明白要如何達到EMC的要求。本文藉由簡單的數學公式和電磁理論，來說明在印刷電路板（PCB）上被動組件（passivecomponent）的隱藏行為和特性，這些都是工程師想讓所設計的電子產品通過EMC標準時，事先所必須具備的基本知識。導線和PCB走線導線（wire）、走線（trace）、固定架……等看似不起眼的組件，卻經常成為射頻能量的最佳發射器（亦即，EMI的來源）。每一種組件都具有電感，這包含硅芯片的焊線（bond wire）、以及電阻、電容、電感的接腳。每根導線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會影響導線的阻抗大小，而且對頻率很敏感。依據LC 的值（決定自共振頻率）和PCB走線的長度，在某組件和PCB走線之間，可以產生自共振（self-resonance），因此，形成一根有效率的輻射天線。在低頻時，導線大致上只具有電阻的特性。但在高頻時，導線就具有電感的特性。因為變成高頻后，會造成阻抗大小的變化，進而改變導線或PCB 走線與接地之間的EMC 設計，這時必需使用接地面（ground plane）和接地網格（ground grid）。導線和PCB 走線的最主要差別只在于，導線是圓形的，走線是長方形的。導線或走線的阻抗包含電阻R和感抗XL = 2πfL，在高頻時，此阻抗定義為Z = R + j XL j2πfL，沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時，感抗大于電阻，此時導線或走線不再是低電阻的連接線，而是電感。一般而言，在音頻以上工作的導線或走線應該視為電感，不能再看成電阻，而且可以是射頻天線。
上傳時間： 2013-11-16
上傳用戶：極客
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
