隨著科技的發展和社會的進步，數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機，研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業，不僅可以滿足廣大人民群眾日益增長的物質、文化要求，還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上，首先對系統的調制系統進行了設計規劃，然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪，考慮到實現的有效性，不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數在實現中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計，并進行了設計優化，顯著降低了濾波器的運算量，大大節約了實現該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
采用以PC 550 型工業控制計算機為核心的衛星地面站計算機監控系統,可以通過衛星傳送系統,對各衛星地面站設備的運行情況進行遠程監控,提高了管理和控制的自動化程度。關鍵詞:工業控制計算
上傳時間： 2013-04-24
上傳用戶：水瓶kmoon5
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
建立了雙容水箱系統的數學模型，采用串級控制方案對雙容水箱液位系統進行控制，控制算法采用數字PID。確定了硬件設備，制作了雙容水箱液位控制系統。采用力控5.0 版組態軟件，對整個液位控制系統進行組態，構
上傳時間： 2013-07-27
上傳用戶：harveyhan
主要講述靜電放電、射頻輻射電磁場、電快速瞬變脈 沖群、雷擊浪涌、由射頻場引起的傳導干擾、工頻磁場、 電壓跌落和衰減振蕩波等八項抗擾度試驗，其中前七項試 驗在通用抗擾度標準中已經見到；后一項試驗（衰減振蕩 波抗擾度試驗）則在電力系統設備的抗擾度試驗中經常可 以見到。考慮到國內在引進生產家用電器的企業中經常采 用的高頻噪聲模擬器，本章予以補充介紹。此外，汽車工 業在我國的迅速發展，拉動了與之配套的汽車電子與電器 行業的迅速發展。對后者的質量控制與檢測問題便成為業 內人士所關注的一個熱點。
上傳時間： 2013-05-24
上傳用戶：fxf126@126.com
隨著交通工具的迅猛發展，智能交通系統(Intelligent TransportationSystems，簡稱ITS)在交通管理中受到廣泛的關注。而在ITS中，車牌識別(LicensePlate Recognition，簡稱LPR)是其核心技術。車牌識別系統主要由數據采集和車牌識別算法兩個部分組成。由于車牌清晰程度、攝像機性能、氣候條件等因素的影響，牌照中的字符可能出現不清楚、扭曲、缺損或污跡干擾，這都給識別造成一定難度。因此，在復雜背景中快速準確地進行車牌定位成為車牌識別系統的難點。 本文研究和設計了一種集圖象采集，圖象識別，圖象傳輸等于一體的實時嵌入式系統。該平臺包括硬件系統設計與應用程序開發兩個方面，充分利用TI公司的C6000系列DSP強大的并行運算能力、以及FPGA的靈活時序邏輯控制技術，從硬件方面實現系統的高速運行。 本文的主要工作有兩部分組成，具體如下： (1) 在硬件設計方面：實現由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識別系統；設計并完成系統的原理圖和印制板圖；完成電路板調試，以及完成FPGA．在高速圖像采集中的veriIog應用程序開發。 (2) 在軟件開發方面：完成Philips公司的SAA7113H的配置代碼開發，以及DSP底層的部分驅動程序開發。 該系統能夠實現25幀每秒的數字視頻流圖像數據的輸出，并由FPGA負責完成一幅720×572數據量的圖像采集。DSP負責系統的嵌入式操作，包括系統的控制和車牌識別算法的實現。 目前，嵌入式車牌識別系統硬件平臺已經搭建成功，系統軟件代碼程序也已經開發完成。本系統能夠實現高速圖像采集、嵌入式操作與車牌識別算法、UART數據通信等功能，具有速度快、穩定性高、體積小、功耗低等特點，為車牌識別算法提供一個較好的驗證平臺。
上傳時間： 2013-07-30
上傳用戶：gdgzhym
這篇論文以數字電視條件接收系統為研究對象，系統硬件設計以DSP和FPGA為實現平臺，采用以DSP實現其加密算法、以FPGA實現其外圍電路，對數字電視條件接收系統進行設計。首先根據數字電視條件接收系統的原理及其軟硬分離的發展趨勢，提出采用 DSP+FPGA結構的設計方式，將ECC與AES加密算法應用于SK與CW的加密；根據其原理對系統進行總體設計，同時對系統各部分的硬件原理圖進行詳細設計，并進行 PCB設計。其次采用從上而下的設計方式，對FPGA實現的邏輯功能劃分為各個功能模塊，然后再對各個模塊進行設計、仿真。采用Quartus Ⅱ7.2軟件對FPGA實現的邏輯功能進行設計、仿真。仿真結果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時鐘頻率達到229.89MHz，流加密模塊的最高時鐘頻率達到331.27MHz，對于實際的碼流來說，具有比較大的時序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時序；包處理模塊實現對加密后數據的包處理。最后對條件接收系統中加密算法程序采用結構化、模塊化的編程方式進行設計。 ECC設計時采用C語言與匯編語言混合編程，充分利用兩種編程語言的優勢。將ECC 與AES加密算法在VisualDSP++3.0開發環境下進行驗證，并下載至ADSP BF-535評估板上運行。輸出結果表明：有限域運算匯編語言編程的實現方式，其運行速度明顯提高， 192位加法提高380個時鐘周期，32位乘法提高92個時鐘周期；ECC與AES達到加密要求。上述工作對數字電視條件接收系統的設計具有實際的應用價值。關鍵詞：條件接收，DSP，FPGA，ECC，AEs
上傳時間： 2013-07-03
上傳用戶：www240697738
數據采集技術是信息科學的重要組成部分，也是現代檢測技術的基礎。隨著現代科學技術的應用需求，數據采集經常與數據處理、存儲作為一個完整的系統用于航空航天、圖像分析、雷達探測等領域；另一方面，隨著制造工藝的發展，采...
上傳時間： 2013-05-23
上傳用戶：小小小熊
CAM350是一個PCB電子產品設計軟件。能夠對包括制造、信號層、鉆孔、阻焊等等分析檢查，為設計人員提高工作效率、節省開發費用和制造出更精良的產品起到了決定性的作用
上傳時間： 2013-04-24
上傳用戶：維子哥哥
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
