<rt id="waiom"></rt>
一個可以計算分壓電路的源碼。 可透過輸出與輸入電壓，計算電阻的大小；或透過輸入電壓與電阻，計算最後輸出之電壓
標簽： 分
上傳時間： 2014-12-09
上傳用戶：hoperingcong
是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
標簽： Description Calculate integer 101000
上傳時間： 2014-01-25
上傳用戶：tonyshao
RSA核心運算使用的乘模算法就是 M(A*B)。雖然M(A*B)并不是乘模所需要的真正結果，但只要在冪模算法中進行相應的修改，就可以調用這個乘模算法進行計算了。本軟件起初未使用Montgomery 乘模算法時，加密速度比使用Montgomery乘模算法慢，但速度相差不到一個數量級。 將上述乘模算法結合前面敘述的冪模算法，構成標準Montgomery冪模算法，即本軟件所使用的流程
標簽： RSA 模 核心 運算
上傳時間： 2016-07-16
上傳用戶：hullow
verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
a XOR b> a,然后a XOR b< b,and both a and b are dependent data
標簽： XOR and dependent both
上傳時間： 2014-01-27
上傳用戶：yxgi5
內含fulladder結構檔,電路檔,測試檔(testbench)以及執行檔(.do)
標簽： fulladder testbench do
上傳時間： 2016-11-25
上傳用戶：wxhwjf
S3C44B0-ARM應用板(電路+PCB+程序).rar
標簽： ARM PCB 44
上傳時間： 2013-12-27
上傳用戶：cuiyashuo
蟲蟲下載站版權所有 京ICP備2021023401號-1
