TI公司的2812dsp所有程序，是學(xué)習(xí)2812必備資料，也是初學(xué)者的入門資料
上傳時間： 2013-06-14
上傳用戶：zzbin_2000
TLC1551是美國TI公司生產(chǎn)的10位并行輸出模數(shù)轉(zhuǎn)換器,該器件轉(zhuǎn)換速度快,傳輸數(shù)據(jù)方便,應(yīng)用電路簡單.文中介紹了TLC1551的管腳功能、電氣特性、工作原理和時序、應(yīng)用電路及模數(shù)轉(zhuǎn)換的單片機基本程
上傳時間： 2013-07-26
上傳用戶：amwfhv
ti 公司的wifi模組在LINUX下的驅(qū)動
上傳時間： 2013-04-24
上傳用戶：lixinxiang
介紹了橫店東磁有限公司的各種功率磁芯特性參數(shù)，其性能可與TDK相比，是設(shè)計開關(guān)電源的好資料
上傳時間： 2013-04-24
上傳用戶：a673761058
UM71系列(包括ZPW-2000A)無絕緣軌道電路已成為我國鐵路的主流制式，軌道電路的正常工作對行車安全意義重大。軌道信號失真或者受到噪聲污染有可能導(dǎo)致鐵路信號設(shè)備錯誤動作進而發(fā)生行車事故。通過對鐵路信號做出監(jiān)測以及判斷，可以幫助信號設(shè)備維護人員對故障設(shè)備進行及時修復(fù)從而避免事故發(fā)生。 本文設(shè)計了一種基于ARM/DSP雙核結(jié)構(gòu)的鐵路信號測試儀，用以幫助設(shè)備維護人員及時檢修故障設(shè)備。其中，DSP芯片選用TI公司的32位浮點處理器TMS320VC33作為信號分析與處理的核心，實現(xiàn)信號的解調(diào)、頻譜分析和細(xì)化處理等功能。本測試儀作為一種實時的信號檢測設(shè)備，充分利用了浮點DSP芯片高效靈活以及系統(tǒng)可裁減的特性，因而更適合于現(xiàn)場環(huán)境的應(yīng)用。本測試儀主要針對目前使用較為廣泛的UM71、ZPW-2000A系統(tǒng)以及站內(nèi)25Hz相敏軌道電路，實現(xiàn)對移頻信號的數(shù)字解調(diào)、區(qū)間載波頻率檢測、信號幅度檢測、站內(nèi)軌道信號的相位角及其幅度檢測等功能。 本文著重分析了頻譜細(xì)化技術(shù)中的ZFFT算法在實時信號分析中的應(yīng)用，采用ZFFT算法可以在保證運算效率的同時提高頻譜的分辨率。在此基礎(chǔ)上，本文就這種算法提出了若干改進措施并且通過MATLAB對該算法及其改進措施進行了軟件仿真。同時本文完成了基于這種算法的DSP軟件設(shè)計：為了提高系統(tǒng)實時性，DSP算法均采用匯編語言實現(xiàn)。理論分析和實驗表明調(diào)制頻率的分辨率可以達到0.03Hz，滿足實際應(yīng)用要求。此外，本文設(shè)計了測試儀的硬件結(jié)構(gòu)，主要是VC33的外圍器件及其與雙口RAMCY7C028的接口電路，以及基于這個接口電路的通信規(guī)程。
標(biāo)簽： DSP ARM 鐵路信號 試儀設(shè)計
上傳時間： 2013-06-29
上傳用戶：qazwsxedc
發(fā)電機互感器是電力系統(tǒng)行業(yè)進行電能計量和繼電保護的重要設(shè)備之一，其伏安特性與發(fā)電機安全、可靠、經(jīng)濟的運行密切相關(guān)。針對目前傳統(tǒng)基于8位單片機所開發(fā)的伏安特性測試系統(tǒng)的不足，利用流行的嵌入式處理技術(shù)，選取性價比高的ARM內(nèi)核處理器LPC2214和性能穩(wěn)定的實時操作系統(tǒng)μC/OS-Ⅱ作為開發(fā)平臺，設(shè)計并實現(xiàn)了發(fā)電機伏安特性測試系統(tǒng)。 該系統(tǒng)主要包括在線測試、設(shè)置參數(shù)、查詢數(shù)據(jù)、串口通訊等功能。本文完成了上述功能的軟件設(shè)計和開發(fā)，尤其是在線測試功能中對于伏案特性曲線顯示方案的設(shè)計，本文在深入研究顯示模塊的工作原理的基礎(chǔ)上，結(jié)合系統(tǒng)的顯示要求，改進了伏案特性顯示方法，從而使得本系統(tǒng)不僅能夠?qū)崟r顯示伏安特性曲線，并且能夠動態(tài)顯示測量曲線，為系統(tǒng)的進一步開發(fā)奠定了基礎(chǔ)。此外，基于系統(tǒng)與上位機之間的串口通訊功能，利用LabWindow/CVI7.0開發(fā)平臺實現(xiàn)了系統(tǒng)虛擬環(huán)境，以滿足用戶對測量數(shù)據(jù)進一步分析的需求。 經(jīng)過長時間的現(xiàn)場測試證明，該系統(tǒng)不僅減少了傳統(tǒng)測試中所用的儀器數(shù)量，特別在簡化發(fā)電機互感器的測試流程，增加現(xiàn)場操作的自動化程度，提高互感器測試的精度等方面表現(xiàn)突出，從而為提升發(fā)電機繼電保護裝置的正確動作率創(chuàng)造了有利條件。
標(biāo)簽： ARM 發(fā)電機 互感器 伏安特性
上傳時間： 2013-06-26
上傳用戶：郭靜0516
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達到所要求的加密處理性能(每秒的SSL或RSA運算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟地實現(xiàn)安全性支持.FPGA是實現(xiàn)設(shè)計靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實現(xiàn),即用FPGA實現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現(xiàn)進行仿真,并繪制了板卡的原理圖,對PCI接口原理進行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計要點及關(guān)鍵部分的設(shè)計.
上傳時間： 2013-04-24
上傳用戶：qazwsc
常用的實時數(shù)字信號處理的器件有可編程的數(shù)字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,使用FPGA來實現(xiàn)數(shù)字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現(xiàn)高速數(shù)字信號處理,突破了并行處理、流水級數(shù)的限制,有效地利用了片上資源,加上反復(fù)的可編程能力,越來越受到國內(nèi)外從事數(shù)字信號處理的研究者所青睞。 FIR數(shù)字濾波器以其良好的線性特性被廣泛使用,屬于數(shù)字信號處理的基本模塊之一。本論文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進行了研究,所做的主要工作如下： 1.介紹了FIR數(shù)字濾波器的基本理論和FPGA的基本概況,以及FPGA設(shè)計流程、設(shè)計指導(dǎo)原則和常用的設(shè)計指導(dǎo)思想與技巧。 2.以FIR數(shù)字濾波器的基本理論為依據(jù),使用分布式算法為濾波器的硬件實現(xiàn)算法,并對其進行了詳細(xì)的討論。針對分布式算法中查找表規(guī)模過大的缺點,采用優(yōu)化分布式算法的多塊查找表方式使得硬件規(guī)模極大的減小。 3.設(shè)計出一個192階的FIR濾波器實例。其系統(tǒng)要求為：定點16位輸入、定點12位系數(shù)、定點16位輸出,采樣率為75MHz。設(shè)計用Quartus II軟件進行仿真,并將其仿真結(jié)果與Matlab仿真結(jié)果進行對比分析。 仿真結(jié)果表明,本論文設(shè)計的濾波器硬件規(guī)模較小,采樣率達到了75MHz。同時只要將查找表進行相應(yīng)的改動,就能分別實現(xiàn)低通、高通、帶通FIR濾波器,體現(xiàn)了設(shè)計的靈活性。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時間： 2013-06-06
上傳用戶：June
PCB特性阻抗計算工具：用于射頻電路，高速數(shù)字電路中傳輸線阻抗的計算
上傳時間： 2013-07-02
上傳用戶：abc123456.
Code Composer Studio是TI eXpressDSPTM實時軟件技術(shù)的重要組成部分,它可以使開發(fā)人員充分應(yīng)用DSP的強大弁遄C隨著TI的TMS320C5000 和TMS320C6000 DSP平臺的應(yīng)用范圍不斷擴大,已經(jīng)由其應(yīng)用于下載視頻流的手持因特網(wǎng)接入產(chǎn)品擴展到蜂窩通信網(wǎng)路和光網(wǎng)絡(luò)的通信基礎(chǔ)設(shè)施,eXpressDSPTM也便獲得了越來越多軟件工程師的青睞。eXpressDSP還包含了DSP/BIOS可伸縮內(nèi)核,TMS320TMDSP標(biāo)準(zhǔn)算法的應(yīng)用互操作性和可重復(fù)使用性以及400多家第三
標(biāo)簽： Composer Studio Code 3.1
上傳時間： 2013-06-23
上傳用戶：zzy7826
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
