av免费不卡,国产精品一二三四,精品视频91

靜態(tài)測試

在 RMI AU1200 上測試成功的 Canbus 程式 !! 非常難得 , 也不好弄

在 RMI AU1200 上測試成功的 Canbus 程式 !! 非常難得 , 也不好弄

標簽： Canbus 1200 RMI AU

上傳時間： 2017-06-10

上傳用戶：cc1
用一個C語言來測試4X4按鍵功能是否正常工作

用一個C語言來測試4X4按鍵功能是否正常工作

標簽： 4X4 正

上傳時間： 2017-07-25

上傳用戶：宋桃子
JAVA基礎實例200題適合任何人士,測試自己基礎程度最好方法

JAVA基礎實例200題適合任何人士,測試自己基礎程度最好方法

標簽： JAVA 200

上傳時間： 2017-07-28

上傳用戶：xlcky
樹枝生長flash測試生長貌似叢林般一樣茂盛可以估且一試

樹枝生長flash測試生長貌似叢林般一樣茂盛可以估且一試

標簽： flash

上傳時間： 2017-09-25

上傳用戶：ztj182002
這是一個測試檔

這是一個測試檔這是一個測試檔這是一個測試檔這是一個測試檔這是一個測試檔這是一個測試檔這是一個測試檔

標簽： 這是一個

上傳時間： 2015-12-22

上傳用戶：wxxujian
本書分為上篇、中篇和下篇三個部分

本書分為上篇、中篇和下篇三個部分，上篇為Windows CE結(jié)構(gòu)分析，中篇為Windows CE情景分析，下篇為實驗手冊。每一篇又劃分為若干章。上篇包含有引言，Windows CE體系結(jié)構(gòu)，處理器排程，儲存管理，檔案系統(tǒng)和設備管理等六章。中篇包含有系統(tǒng)初始化，處理器排程過程，分頁處理，檔案處理和驅(qū)動器載入等五章。下篇包含有Windows CE應用程式開發(fā)，Windows CE系統(tǒng)開發(fā)，評測與總結(jié)以及實習等四章。上篇的重點在於分析Windows CE kernel的結(jié)構(gòu)以及工作原理。這個部分是掌握Windows CE作業(yè)系統(tǒng)的基礎。中篇重點在於分析Windows CE kernel的實際運行過程。如果說上篇是從靜態(tài)的角度分析Windows CE kernel，那麼中篇則是試圖從動態(tài)的角度給讀者一個有關(guān)Windows CE kernel的描述。希望讀者能夠通過對中篇的閱讀理解，在頭腦中形成有關(guān)Windows CE kernel的多方位的運作情景。下篇著重於有關(guān)Windows CE的應用。對理論的掌握最終要應用到實務中。

標簽： 分

上傳時間： 2013-12-23

上傳用戶：FreeSky
LED電源驅(qū)動器測試解決方案

發(fā)光二極體(Light Emitting Diode, LED)為半導體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點之新世代照明光源。目前LED已開始應用於液晶顯示

標簽： LED 電源方案驅(qū)動器

上傳時間： 2013-04-24

上傳用戶：王慶才
pcb layout design(臺灣硬件工程師15年經(jīng)驗

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
pcb layout規(guī)則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標簽： layout pcb

上傳時間： 2013-12-20

上傳用戶：康郎
透過MOSFET電壓電流最佳化控制傳導性及輻射性EMI

經(jīng)由改變外部閘極電阻(gate resistors)或增加一個跨在汲極(drain)和源極(source)的小電容來調(diào)整MOSFET的di/dt和dv/dt，去觀察它們?nèi)绾螌MI產(chǎn)生影響。然後我們可了解到如何在效率和EMI之間取得平衡。我們拿一個有著單組輸出+12V/4.1A及初級側(cè)MOSFET AOTF11C60 (αMOSII/11A/600V/TO220F) 的50W電源轉(zhuǎn)接器(adapter)來做傳導性及輻射性EMI測試。

標簽： MOSFET EMI 電壓電流控制

上傳時間： 2014-09-08

上傳用戶：swing