在正常操作期間，一次WDT 超時溢出將產(chǎn)生一次器件復(fù)位。如果器件處于休眠狀態(tài)，一次WDT超時溢出將喚醒器件，使其繼續(xù)正常操作（即稱作WDT 喚醒）。對WDTE 設(shè)置位清零可以永久性地關(guān)閉WDT。后分頻器分配完全是由軟件控制，即它可在程序執(zhí)行期間隨時更改。在例26-1 中，如果需要的預(yù)分頻值不是1:1，就不需要對OPTION_REG 寄存器做初始修改。如果需要的預(yù)分頻值是1:1，那么先向OPTION_REG 設(shè)置一個非1:1 的臨時預(yù)分頻值，在完成其它操作后，在最后修改OPTION_REG 時再設(shè)置1:1 的預(yù)分頻值。這樣操作，主要是因為無法知道TMR0 預(yù)分頻器的當(dāng)前計數(shù)值，而且分頻器更改后，該值將變?yōu)閃DT 后分頻器的當(dāng)前計數(shù)值，所以必須遵循示例中的代碼順序。如果沒有按照示例中的代碼順序改變OPTION_REG 寄存器，那么無法準(zhǔn)確得知WDT 復(fù)位前的時間。
上傳時間： 2013-11-02
上傳用戶：674635689
單片機應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場耦合）15 1.6 單片機應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號耦合與傳輸機理 2.1 數(shù)字信號與電磁干擾18 2.1.1 數(shù)字信號的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計算27 2.2.2 導(dǎo)體電感量的計算29 2.2.3 導(dǎo)體電容量的計算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號的長線傳輸36 2.3.1 長線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號傳輸過程中的畸變45 2.4.1 信號傳輸?shù)娜肷浠?5 2.4.2 信號傳輸?shù)姆瓷浠?6 2.5 信號傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計算49 2.5.2 端點的阻抗匹配50 2.6 數(shù)字信號的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項80 3.5.6 集成門電路系列型號81 3.6 高速CMOS 54/74HC系列接口設(shè)計83 3.6.1 54/74HC 系列芯片特點83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機接口85 3.7 元器件的裝配工藝對可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計算92 4.1.5 屏蔽體屏蔽效能的計算99 4.1.6 屏蔽箱的設(shè)計100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計要點113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號線的選擇與敷設(shè)174 4.8.1 信號線型式的選擇174 4.8.2 信號線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號噪聲常用硬件措施177 4.10.1 數(shù)字信號負(fù)傳輸方式178 4.10.2 提高數(shù)字信號的電壓等級178 4.10.3 數(shù)字輸入信號的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點抖動干擾的抑制方法181 4.10.6 提高器件的驅(qū)動能力184 4.11 靜電放電干擾及其抑制184 第5章 主機單元配置與抗干擾設(shè)計 5.1 單片機主機單元組成特點186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計191 5.2.1 總線驅(qū)動器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時鐘電路配置200 5.6 復(fù)位電路設(shè)計201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時復(fù)位205 5.7 單片機系統(tǒng)的中斷保護問題205 5.7.1 80C51單片機的中斷機構(gòu)205 5.7.2 常用的幾種中斷保護措施205 5.8 RAM數(shù)據(jù)掉電保護207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護207 5.8.3 利用DS1210實現(xiàn)外RAM數(shù)據(jù)保護208 5.8.4 2 KB非易失性隨機存儲器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實現(xiàn)看門狗電路216 5.9.2 利用單片機片內(nèi)定時器實現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設(shè)計 6.1 概述255 6.2 模擬信號放大器256 6.2.1 集成運算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵功能的模塊2B30/2B31305 6.6 模擬信號隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動補償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號串模干擾的抑制352 6.9.3 輸入信號共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計 8.1 功率驅(qū)動元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動接口438 8.2.2 繼電器—接觸器輸出驅(qū)動電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機與大功率單相負(fù)載的接口電路441 8.2.6 單片機與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變噪聲的抑制方法442 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變噪聲447 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機對話單元配置與抗干擾設(shè)計 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點458 9.3 LED的驅(qū)動方式459 9.3.1 采用限流電阻的驅(qū)動方式459 9.3.2 采用LM317的驅(qū)動方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動方式462 9.4 典型鍵盤/顯示器接口芯片與單片機接口463 9.4.1 8位LED驅(qū)動器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動態(tài)顯示接口的抗干擾506 9.6 打印機接口與抗干擾技術(shù)508 9.6.1 并行打印機標(biāo)準(zhǔn)接口信號508 9.6.2 打印機與單片機接口電路509 9.6.3 打印機電磁干擾的防護設(shè)計510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機用不間斷電源UPS561 10.10 采用晶閘管無觸點開關(guān)消除瞬態(tài)干擾設(shè)計方案564 第11章 印制電路板的抗干擾設(shè)計 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點和應(yīng)用583 11.2 印制板布線設(shè)計基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計算587 11.2.3 信號在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計590 11.3.1 降低接地阻抗的設(shè)計590 11.3.2 減小電源線阻抗的方法591 11.4 信號線的布線原則592 11.4.1 信號傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機自動布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護與糾錯616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時間： 2013-10-20
上傳用戶：xdqm
用c5402構(gòu)建的聲回波對消器
上傳時間： 2014-12-28
上傳用戶：pei5
由DSP芯片生成電壓空間矢量脈寬調(diào)制波。
標(biāo)簽： DSP 芯片 電壓 空間矢量脈寬調(diào)制
上傳時間： 2013-11-13
上傳用戶：xiaowei314
DSP與LabWindows_CVI的電力故障監(jiān)測錄波器設(shè)計
標(biāo)簽： LabWindows_CVI DSP 電力故障 波器設(shè)計
上傳時間： 2013-10-17
上傳用戶：chfanjiang
陷波器是無限沖擊響應(yīng)(IIR)數(shù)字濾波器，該濾波器可以用以下常系數(shù)線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數(shù)。 iaib對式(1)兩邊進行z變換，得到數(shù)字濾波器的傳遞函數(shù)為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數(shù)的零點和極點。 izip由傳遞函數(shù)的零點和極點可以大致繪出頻率響應(yīng)圖。在零點處，頻率響應(yīng)出現(xiàn)極小值；在極點處，頻率響應(yīng)出現(xiàn)極大值。因此可以根據(jù)所需頻率響應(yīng)配置零點和極點，然后反向設(shè)計帶陷數(shù)字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內(nèi)靠近零點的徑向上。為了防止濾波器系數(shù)出現(xiàn)復(fù)數(shù)，必須在z平面第4象限對稱位置配置相應(yīng)的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現(xiàn)凹陷。而把極點設(shè)置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數(shù)為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應(yīng)曲線凹陷越深，凹陷的寬度也越窄。當(dāng)需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數(shù)字濾波器。當(dāng)要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設(shè)有一個輸入，它
上傳時間： 2013-10-18
上傳用戶：uuuuuuu
德州儀器 (TI) 處理器幾乎能滿足您所能想到的各種應(yīng)用需求。我們陣營強大的處理器系列擁有各種價位、性能及功耗的產(chǎn)品可供選擇，能滿足幾乎任何數(shù)字電子設(shè)計的要求。利用 TI 廣博的系統(tǒng)專業(yè)知識、針對外設(shè)設(shè)計的全方位支持以及隨時可方便獲得的全套軟件與配套模擬組件，您能夠?qū)崿F(xiàn)無窮無盡的設(shè)計方案。德州儀器 2008 年第二季度 數(shù)字信號處理選擇指南TI 數(shù)字信號處理技術(shù)介紹1Ô數(shù)字媒體處理器OMAP應(yīng)用處理器C6000數(shù)字信號處理器C5000數(shù)字信號處理器C2000數(shù)字信號處理器MSP430微控制器音頻汽車通信工業(yè)醫(yī)療安全監(jiān)控視頻無線主要特性完整的定制型視頻解決方案低功耗與高性能高性能低功耗與高性能結(jié)合高性能與高集成度可實現(xiàn)更環(huán)保的工業(yè)應(yīng)用超低功耗達芬奇數(shù)字媒體處理器：針對數(shù)字視頻而精心優(yōu)化達芬奇 (DaVinci) 技術(shù)包括可擴展的可編程信號處理片上系統(tǒng) (SoC)、加速器與外設(shè)，專為滿足各種視頻終端設(shè)備在性價比與特性方面的要求進行了優(yōu)化。最新的 OMAP™ 應(yīng)用處理器：最佳的通用多媒體與圖形功能TI 高度可擴展的 OMAP 平臺能夠以任何單芯片組合實現(xiàn)業(yè)界通用多媒體與圖形處理功能的最佳組合。最新推出的四款 OMAP35x 器件的目標(biāo)應(yīng)用非常廣泛，其中包括便攜式導(dǎo)航設(shè)備、因特網(wǎng)設(shè)備、便攜式媒體播放器以及個人醫(yī)療設(shè)備等。最高性能：TMS320C6000™ DSP平臺C6000™ DSP 平臺可提供業(yè)界最高性能的定點與浮點 DSP，理想適用于視頻、影像、寬帶基礎(chǔ)局端以及高性能音頻等應(yīng)用領(lǐng)域。低功耗與高性能相結(jié)合：TMS320C5000™ DSP 平臺C5000™ DSP 平臺不僅可提供業(yè)界最低的待機功耗，同時還支持高級自動化電源管理，能夠充分滿足諸如數(shù)字音樂播放器、VoIP、免提終端附件、GPS 接收機以及便攜式醫(yī)療設(shè)備等個人及便攜式產(chǎn)品的需求。結(jié)合類似 MCU 的控制功能與DSP 的高性能：TMS320C2000™數(shù)字信號控制器C2000™ 數(shù)字信號控制器 (DSC) 平臺融合了控制外設(shè)的集成功能與微控制器 (MCU) 的易用性，以及 TI 先進DSP 技術(shù)的處理能力和 C 語言編程效率。C2000 DSC 理想適用于嵌入式工業(yè)應(yīng)用，如數(shù)字馬達控制、數(shù)字電源以及智能傳感器等。MSP430 超低功耗微控制器平臺TI MSP430 系列超低功耗 16 位 RISC 混合信號處理器可為電池供電的測量應(yīng)用提供具有終極性能的解決方案。TI充分發(fā)揮自身在混合信號與數(shù)字技術(shù)領(lǐng)域卓越的領(lǐng)先優(yōu)勢， 推出的MSP430 使系統(tǒng)設(shè)計人員不僅能夠同時實現(xiàn)與模擬信號、傳感器與數(shù)字組件的接口相連，而且還能實現(xiàn)無與倫比的低功耗。輕松易用的軟件與開發(fā)工具對于加速 DSP 產(chǎn)品開發(fā)而言，TMS320™ DSP 獲得了 eXpressDSP™ 軟件與開發(fā)工具的支持，其中包括Code Composer Studio™ IDE、DSP/BIOS™內(nèi)核、TMS320 DSP 算法標(biāo)準(zhǔn)以及眾多可重復(fù)使用的模塊化軟件等，均來自業(yè)界最大規(guī)模開發(fā)商網(wǎng)絡(luò)。配套模擬產(chǎn)品TI 可提供各種配套的數(shù)據(jù)轉(zhuǎn)換器、電源管理、放大器、接口與邏輯產(chǎn)品，能夠充分滿足您設(shè)計的整體需求。
標(biāo)簽： 數(shù)字信號處理 選擇指南
上傳時間： 2013-10-14
上傳用戶：jasson5678
在激光測距系統(tǒng)中，微弱回波信號的檢測處理一直是一個難題。本文主要討論了激光測距接收系統(tǒng)的實現(xiàn)方法，這種測距方法既適用于短距離的測量又適用于長距離的測量。首先介紹了脈沖式激光測距的原理，在此原理的基礎(chǔ)上，結(jié)合FPGA的高速信號處理能力，設(shè)計了高精度激光測距接收系統(tǒng)，并設(shè)計了回波信號接收與計數(shù)電路模塊。
上傳時間： 2013-10-19
上傳用戶：dxxx
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種： 系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結(jié)構(gòu)實現(xiàn)設(shè)計算法的模型。 RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點以及它們之間連接的模型。 一個復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個Verilog HDL模塊構(gòu)成的，每一個模塊又可以由若干個子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計，并對所作設(shè)計的邏輯電路進行嚴(yán)格的驗證。 Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計。這種行為描述語言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達式的算術(shù)運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計。因其結(jié)構(gòu)化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。 Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習(xí)就能很好地掌握它，利用它的強大功能來設(shè)計復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業(yè)95
本資料是關(guān)于Nexys3板卡的培訓(xùn)資料。Nexys 開發(fā)板是基于最新技術(shù)Spartan-6 FPGA的數(shù)字系統(tǒng)開發(fā)平臺。它擁有48M字節(jié)的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數(shù)字系統(tǒng)。 板上自帶AdeptTM高速USB2接口可以為開發(fā)板提供電源，也可以燒錄程序到FPGA，用戶數(shù)據(jù)的傳輸速率可以達到38M字節(jié)/秒。 Nexys3開發(fā)板可以通過添加一些低成本的外設(shè)Pmods （可以多達30幾個）和Vmods （最新型外設(shè)）來實現(xiàn)額外的功能，例如A/D和D/A轉(zhuǎn)換器，線路板，電機驅(qū)動裝置，和實現(xiàn)裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設(shè)計套件），以及其他工具。 圖 Nexys3板卡介紹
上傳時間： 2013-10-09
上傳用戶：thing20
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
