1. 下列說(shuō)法正確的是 （ ） A. Java語(yǔ)言不區(qū)分大小寫(xiě) B. Java程序以類為基本單位 C. JVM為Java虛擬機(jī)JVM的英文縮寫(xiě) D. 運(yùn)行Java程序需要先安裝JDK 2. 下列說(shuō)法中錯(cuò)誤的是 ( ) A. Java語(yǔ)言是編譯執(zhí)行的 B. Java中使用了多進(jìn)程技術(shù) C. Java的單行注視以//開(kāi)頭 D. Java語(yǔ)言具有很高的安全性 3. 下面不屬于Java語(yǔ)言特點(diǎn)的一項(xiàng)是( ) A. 安全性 B. 分布式 C. 移植性 D. 編譯執(zhí)行 4. 下列語(yǔ)句中，正確的項(xiàng)是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上傳時(shí)間： 2017-01-04
上傳用戶：netwolf
一份射頻PCB設(shè)計(jì)的經(jīng)驗(yàn)總結(jié)。涉及到手機(jī)，GPS，等高頻電路的PCB設(shè)計(jì)方法。
標(biāo)簽： PCB
上傳時(shí)間： 2017-07-21
上傳用戶：sssl
特點(diǎn)： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時(shí)間： 2014-12-23
上傳用戶：ydd3625
TLC2543是TI公司的12位串行模數(shù)轉(zhuǎn)換器，使用開(kāi)關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過(guò)程。由于是串行輸入結(jié)構(gòu)，能夠節(jié)省51系列單片機(jī)I/O資源；且價(jià)格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應(yīng)用。 TLC2543的特點(diǎn) （1）12位分辯率A/D轉(zhuǎn)換器； （2）在工作溫度范圍內(nèi)10μs轉(zhuǎn)換時(shí)間； （3）11個(gè)模擬輸入通道； （4）3路內(nèi)置自測(cè)試方式； （5）采樣率為66kbps； （6）線性誤差±1LSBmax； （7）有轉(zhuǎn)換結(jié)束輸出EOC； （8）具有單、雙極性輸出； （9）可編程的MSB或LSB前導(dǎo)； （10）可編程輸出數(shù)據(jù)長(zhǎng)度。 TLC2543的引腳排列及說(shuō)明 TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說(shuō)明見(jiàn)表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上傳時(shí)間： 2013-11-19
上傳用戶：shen1230
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
LVDS技術(shù)： 低電壓差分訊號(hào)(LVDS)在對(duì)訊號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。本文針對(duì)LVDS與其他幾種介面標(biāo)準(zhǔn)之間的連接，對(duì)幾種典型的LVDS介面電路進(jìn)行了討論
上傳時(shí)間： 2014-01-13
上傳用戶：stvnash
一篇來(lái)自臺(tái)灣中華大學(xué)的論文--《無(wú)線射頻系統(tǒng)標(biāo)簽晶片設(shè)計(jì)》，彩色版。其摘要為：本論文討論使用於無(wú)線射頻辨識(shí)系統(tǒng)(RFID)之標(biāo)籤晶片系統(tǒng)的電路設(shè)計(jì)和晶片製作，初步設(shè)計(jì)標(biāo)籤晶片的基本功能，設(shè)計(jì)流程包含數(shù)位軟體及功能的模擬、基本邏輯閘及類比電路的設(shè)計(jì)與晶片電路的佈局考量。 論文的第一部份是序論、射頻辨識(shí)系統(tǒng)的規(guī)劃、辨識(shí)系統(tǒng)的規(guī)格介紹及制定，而第二部份是標(biāo)籤晶片設(shè)計(jì)、晶片量測(cè)、結(jié)論。 電路的初步設(shè)計(jì)功能為:使用電容作頻率緩衝的Schmitt trigger Clock、CRC-16的錯(cuò)誤偵測(cè)編碼、Manchester編碼及使用單一電路做到整流、振盪及調(diào)變的功能，最後完成晶片的實(shí)作。
上傳時(shí)間： 2016-08-27
上傳用戶：tb_6877751
理想的放大器 目前，廠商在線性IC研發(fā)上都有重大的突破。使IC型運(yùn)算放大器的特性和理想相當(dāng)接近。尤其在低頻操作下，OP Amp電路的工作情形實(shí)在太像一個(gè)理想放大器，幾乎與理論的推測(cè)完全相符。→理想的放大器該具備什麼特性？
標(biāo)簽： 算放大器原理
上傳時(shí)間： 2016-07-16
上傳用戶：WALTER
嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)是一種以嵌入式技術(shù)、視頻編碼技術(shù)和網(wǎng)絡(luò)傳輸技術(shù)為核心的新型視頻監(jiān)控系統(tǒng)，它在穩(wěn)定性、實(shí)時(shí)性、處理速度、功能、價(jià)格、擴(kuò)展性等方面和傳統(tǒng)的視頻監(jiān)控系統(tǒng)相比有著突出的優(yōu)勢(shì)，同時(shí)也代表著目前視頻監(jiān)控系統(tǒng)研究和發(fā)展的方向。 本文研究并實(shí)現(xiàn)了以微處理器S3C2440和嵌入式Linux操作系統(tǒng)為核心的嵌入式網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)。論文首先介紹了嵌入式視頻監(jiān)控技術(shù)的發(fā)展趨勢(shì)和研究現(xiàn)狀，而后闡述了該系統(tǒng)硬件總體設(shè)計(jì)方案，討論了基于嵌入式Linux操作系統(tǒng)的開(kāi)發(fā)平臺(tái)的構(gòu)建，詳細(xì)論述了視頻采集、編碼、存儲(chǔ)、傳輸?shù)葐卧能浻布O(shè)計(jì)，重點(diǎn)論述了基于AL9V576的視頻編碼模塊和基于TW2835的視頻處理模塊的設(shè)計(jì)。 本文研究的主要內(nèi)容如下： 1、研究視頻采集單元的優(yōu)化方法，設(shè)計(jì)采用音視頻控制器TW2835采集四路模擬視頻輸入信號(hào)并疊加OSD環(huán)境信息顯示，提高了視頻處理的功能和視頻質(zhì)量； 2、研究雙核構(gòu)架，采用混合信號(hào)系統(tǒng)級(jí)芯片C8051F340控制TW2835、采集環(huán)境信息并與S3C2440串口通信，使視頻采集單元模塊化設(shè)計(jì)，增加了產(chǎn)品設(shè)計(jì)的靈活性，減小了主控芯片的負(fù)擔(dān)和軟件設(shè)計(jì)的復(fù)雜性，便于產(chǎn)品功能的擴(kuò)展和二次開(kāi)發(fā)； 3、研究并分析了MPEG-4的硬件實(shí)現(xiàn)方式，采用高品質(zhì)、高性能、低功率視頻壓縮芯片AL9V576進(jìn)行MPEG-4編碼，大幅提升了壓縮效率，另外還設(shè)計(jì)了SRAM主機(jī)接口與主控芯片通信，突破了傳統(tǒng)芯片大多采用的PCI接口的限制，方便模塊的組合； 4、研究并設(shè)計(jì)了CF卡存儲(chǔ)方案，實(shí)現(xiàn)了一種在嵌入式視頻服務(wù)器上的視頻檢索和存儲(chǔ)方法。
標(biāo)簽： ARM 嵌入式遠(yuǎn)程 視頻監(jiān)控系統(tǒng)
上傳時(shí)間： 2013-05-16
上傳用戶：cuicuicui
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
