DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來(lái)看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時(shí)間： 2013-10-19
上傳用戶：小眼睛LSL
DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來(lái)看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時(shí)間： 2013-10-07
上傳用戶：a67818601
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開(kāi)使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。 PCB設(shè)計(jì)的經(jīng)驗(yàn)建議: 1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱(chēng)防呆,特殊情況另作處理. 4.連板掏空長(zhǎng)度超過(guò)板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊. 5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量. 6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱(chēng)光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱(chēng)設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過(guò)軌道,及是否影響裝配組裝.
標(biāo)簽： PCB 阻抗匹配 計(jì)算工具 教程
上傳時(shí)間： 2013-10-15
上傳用戶：3294322651
圓曲線坐標(biāo)計(jì)算程序_軟件工具【基本介紹】 可計(jì)算圓曲線帶有緩和曲線中、邊樁坐標(biāo)及切線方位角。 1、本軟件可計(jì)算圓曲線帶有緩和曲線中、邊樁坐標(biāo)及切線方位角，若只需計(jì)算圓曲線則緩和曲線輸入0即可。 2、附有正算、反算功能，正算：通過(guò)里程和偏距計(jì)算坐標(biāo)，反算：通過(guò)坐標(biāo)反推里程和偏距。 3、數(shù)據(jù)輸入：曲線轉(zhuǎn)角α和計(jì)算方位角F按d.ms格式輸入，如：-14°18ˊ10″則為：-14.1810，選擇“連續(xù)計(jì)算”時(shí)偏距和偏角同單點(diǎn)計(jì)算一致。 4、具有數(shù)據(jù)導(dǎo)入、導(dǎo)出功能，可把已知數(shù)據(jù)輸入在文本文檔中進(jìn)行導(dǎo)入，導(dǎo)出則是把已經(jīng)輸入好的數(shù)據(jù)導(dǎo)出到指定位置。 5、數(shù)據(jù)處理完畢后點(diǎn)擊“保存數(shù)據(jù)”可進(jìn)行保存曲線五大樁、曲線參數(shù)表，連續(xù)計(jì)算模式“保存數(shù)據(jù)”可導(dǎo)出計(jì)算成果。
上傳時(shí)間： 2013-10-21
上傳用戶：幾何公差
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開(kāi)啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-11-12
上傳用戶：Late_Li
針對(duì)物體在不同色溫光源照射下呈現(xiàn)偏色的現(xiàn)象，用FPGA實(shí)現(xiàn)對(duì)Bayer CCD數(shù)字相機(jī)的自動(dòng)白平衡處理。根據(jù)CFA(Color Filter Array)的分布特點(diǎn)，利用雙端口RAM(DPRAM)，實(shí)現(xiàn)了顏色插值與色彩空間轉(zhuǎn)換。在FPGA上設(shè)計(jì)了自動(dòng)白平衡的三大電路模塊：色溫估計(jì)、增益計(jì)算和色溫校正，并連接形成一個(gè)負(fù)反饋回路，然后結(jié)合EDA設(shè)計(jì)的特點(diǎn)，改進(jìn)了增益計(jì)算的過(guò)程，有效地抑制了色彩振蕩現(xiàn)象。
標(biāo)簽： BayerCCD FPGA 相機(jī) 彩色
上傳時(shí)間： 2013-10-22
上傳用戶：英雄
在國(guó)內(nèi)Protel軟件一直大受歡迎，從DOS時(shí)代的Protel3.3(Autotrax 1.61)到現(xiàn)在具有EDA Client/Server （客戶/服務(wù)器）即C/S“框架”體系結(jié)構(gòu)的Protel98，它始終是PCB設(shè)計(jì)和制造領(lǐng)域的大眾化工具軟件，成為電子設(shè)計(jì)工作者們的首選。 在規(guī)范化的設(shè)計(jì)管理中，設(shè)計(jì)文件圖樣必須遵守相應(yīng)的國(guó)家標(biāo)準(zhǔn)，如《電子產(chǎn)品圖樣繪制規(guī)則》、《設(shè)計(jì)文件管理制圖》和《印制板制圖》等，而由于Protel軟件都是英文版，因此無(wú)法直接打印出符合國(guó)家標(biāo)準(zhǔn)的圖紙，要將圖紙規(guī)范化常用的方式是套打，即先將符合國(guó)家標(biāo)準(zhǔn)的表和漢字等打在紙上，再將該紙放入打印機(jī)，用Protel軟件將印制板圖打印其上，形成符合標(biāo)準(zhǔn)的文件，但這種做法效率很低，而且圖形常會(huì)打偏，有時(shí)甚至?xí)蚍矗?jīng)筆者試驗(yàn)，找到了一種簡(jiǎn)便的方法，使印制板圖轉(zhuǎn)換為AUTOCAD格式，再在AUTOCAD里一次性打印出符合標(biāo)準(zhǔn)的圖紙。
標(biāo)簽： AUTOCAD PROTEL 文件轉(zhuǎn)換 打印
上傳時(shí)間： 2013-11-01
上傳用戶：杏簾在望
今天，電視機(jī)與視訊轉(zhuǎn)換盒應(yīng)用中的大多數(shù)調(diào)諧器采用的都是傳統(tǒng)單變換MOPLL概念。這種調(diào)諧器既能處理模擬電視訊號(hào)也能處理數(shù)字電視訊號(hào)，或是同時(shí)處理這兩種電視訊號(hào)(即所謂的混合調(diào)諧器)。在設(shè)計(jì)這種調(diào)諧器時(shí)需考慮的關(guān)鍵因素包括低成本、低功耗、小尺寸以及對(duì)外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調(diào)諧芯片TUA6039-2或其影像版TUA6037實(shí)現(xiàn)超低成本調(diào)諧器參考設(shè)計(jì)。這種單芯片ULC調(diào)諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設(shè)計(jì)采用一塊單層PCB，進(jìn)一步降低了系統(tǒng)成本，同時(shí)能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號(hào)，可支持幾乎全球所有地區(qū)標(biāo)準(zhǔn)。圖1為采用TUA6039-2/TUA6037設(shè)計(jì)單變換調(diào)諧器架構(gòu)圖。該調(diào)諧器實(shí)際上不僅是一個(gè)射頻調(diào)諧器，也是一個(gè)half NIM，因?yàn)樗酥蓄l模塊。射頻輸入訊號(hào)透過(guò)一個(gè)簡(jiǎn)單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進(jìn)行分離。該設(shè)計(jì)沒(méi)有采用PIN二極管進(jìn)行頻段切換，而是采用一個(gè)非常簡(jiǎn)單的三工電路進(jìn)行頻段切換。天線阻抗透過(guò)高感抗耦合電路變換至已調(diào)諧的輸入電路。然后透過(guò)英飛凌的高增益半偏置MOSFET BF5030W對(duì)預(yù)選訊號(hào)進(jìn)行放大。BG5120K雙MOSFET可以用于兩個(gè)VHF頻段。在接下來(lái)的調(diào)諧后帶通濾波器電路中，則進(jìn)行信道選擇和鄰道與影像頻率等多余訊號(hào)的抑制。前級(jí)追蹤陷波器和帶通濾波器的容性影像頻率補(bǔ)償電路就是專(zhuān)門(mén)用來(lái)抑制影像頻率。
上傳時(shí)間： 2013-11-21
上傳用戶：時(shí)代將軍
磁芯電感器的諧波失真分析 摘 要：簡(jiǎn)述了改進(jìn)鐵氧體軟磁材料比損耗系數(shù)和磁滯常數(shù)ηB，從而降低總諧波失真THD的歷史過(guò)程，分析了諸多因數(shù)對(duì)諧波測(cè)量的影響，提出了磁心性能的調(diào)控方向。 關(guān)鍵詞：比損耗系數(shù)， 磁滯常數(shù)ηB ，直流偏置特性DC-Bias，總諧波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年來(lái)，變壓器生產(chǎn)廠家和軟磁鐵氧體生產(chǎn)廠家，在電感器和變壓器產(chǎn)品的總諧波失真指標(biāo)控制上，進(jìn)行了深入的探討和廣泛的合作，逐步弄清了一些似是而非的問(wèn)題。從工藝技術(shù)上采取了不少有效措施，促進(jìn)了質(zhì)量問(wèn)題的迅速解決。本文將就此熱門(mén)話題作一些粗淺探討。 一、 歷史回顧 總諧波失真（Total harmonic distortion） ，簡(jiǎn)稱(chēng)THD，并不是什么新的概念，早在幾十年前的載波通信技術(shù)中就已有嚴(yán)格要求<1>。1978年郵電部公布的標(biāo)準(zhǔn)YD/Z17－78“載波用鐵氧體罐形磁心”中，規(guī)定了高μQ材料制作的無(wú)中心柱配對(duì)罐形磁心詳細(xì)的測(cè)試電路和方法。如圖一電路所示，利用LC組成的150KHz低通濾波器在高電平輸入的情況下測(cè)量磁心產(chǎn)生的非線性失真。這種相對(duì)比較的實(shí)用方法，專(zhuān)用于無(wú)中心柱配對(duì)罐形磁心的諧波衰耗測(cè)試。 這種磁心主要用于載波電報(bào)、電話設(shè)備的遙測(cè)振蕩器和線路放大器系統(tǒng)，其非線性失真有很?chē)?yán)格的要求。 圖中 ZD —— QF867 型阻容式載頻振蕩器，輸出阻抗 150Ω， Ld47 —— 47KHz 低通濾波器，阻抗 150Ω，阻帶衰耗大于61dB， Lg88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB Ld88 ——并聯(lián)高低通濾波器，阻抗 150Ω，三次諧波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次諧波衰耗b3(0)≥91 dB, DP —— Qp373 選頻電平表，輸入高阻抗， L ——被測(cè)無(wú)心罐形磁心及線圈， C ——聚苯乙烯薄膜電容器CMO-100V-707APF±0.5%,二只。 測(cè)量時(shí)，所配用線圈應(yīng)用絲包銅電磁線SQJ9×0.12(JB661-75)在直徑為16.1mm的線架上繞制 120 匝， （線架為一格） ， 其空心電感值為 318μH（誤差1％） 被測(cè)磁心配對(duì)安裝好后，先調(diào)節(jié)振蕩器頻率為 36.6～40KHz， 使輸出電平值為+17.4 dB， 即選頻表在 22′端子測(cè)得的主波電平 （P2）為+17.4 dB，然后在33′端子處測(cè)得輸出的三次諧波電平（P3）， 則三次諧波衰耗值為：b3(+2)= P2+S+ P3 式中：S 為放大器增益dB 從以往的資料引證， 就可以發(fā)現(xiàn)諧波失真的測(cè)量是一項(xiàng)很精細(xì)的工作，其中測(cè)量系統(tǒng)的高、低通濾波器，信號(hào)源和放大器本身的三次諧波衰耗控制很?chē)?yán)，阻抗必須匹配，薄膜電容器的非線性也有相應(yīng)要求。濾波器的電感全由不帶任何磁介質(zhì)的大空心線圈繞成，以保證本身的“潔凈” ，不至于造成對(duì)磁心分選的誤判。 為了滿足多路通信整機(jī)的小型化和穩(wěn)定性要求， 必須生產(chǎn)低損耗高穩(wěn)定磁心。上世紀(jì) 70 年代初，1409 所和四機(jī)部、郵電部各廠，從工藝上改變了推板空氣窯燒結(jié)，出窯后經(jīng)真空罐冷卻的落后方式，改用真空爐，并控制燒結(jié)、冷卻氣氛。技術(shù)上采用共沉淀法攻關(guān)試制出了μQ乘積 60 萬(wàn)和 100 萬(wàn)的低損耗高穩(wěn)定材料，在此基礎(chǔ)上，還實(shí)現(xiàn)了高μ7000～10000材料的突破，從而大大縮短了與國(guó)外企業(yè)的技術(shù)差異。當(dāng)時(shí)正處于通信技術(shù)由FDM（頻率劃分調(diào)制）向PCM（脈沖編碼調(diào)制） 轉(zhuǎn)換時(shí)期， 日本人明石雅夫發(fā)表了μQ乘積125 萬(wàn)為 0.8×10 ，100KHz）的超優(yōu)鐵氧體材料<3>，其磁滯系數(shù)降為優(yōu)鐵
上傳時(shí)間： 2013-12-15
上傳用戶：天空說(shuō)我在
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
