亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

頻率可調(diào)

  • DAC34H84 HD2 性能優(yōu)化與PCB布局建議

    DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機(jī)。由于無(wú)線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠(yuǎn)單元（RRU/RRH）多種制式平臺(tái)化的要求，目前收發(fā)信機(jī)單板支持的發(fā)射信號(hào)頻譜越來(lái)越寬，而中頻頻率一般沒(méi)有相應(yīng)提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號(hào)的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號(hào)（Fs-2*IF）離主信號(hào)也越來(lái)越近，因此這些非線性雜散越來(lái)越難被外部模擬濾波器濾除。這些子進(jìn)行pcb設(shè)計(jì)布局，能取得較好的信號(hào)完整性效果，可以在pcb打樣后，更放心。這些雜散信號(hào)會(huì)降低發(fā)射機(jī)的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來(lái)越重要。

    標(biāo)簽： DAC 34H H84 HD2

    上傳時(shí)間： 2013-12-28

    上傳用戶：tsfh

  • PCB的可制造性與可測(cè)試性

    PCB的可制造性與可測(cè)試性，很詳細(xì)的pcb學(xué)習(xí)資料。

    標(biāo)簽： PCB 可制造性 測(cè)試

    上傳時(shí)間： 2015-01-01

    上傳用戶：tou15837271233

  • 顛覆未來(lái)：基于FPGA的可重構(gòu)計(jì)算機(jī)

    顛覆未來(lái)：基于FPGA的可重構(gòu)計(jì)算機(jī)，暢想了可重構(gòu)計(jì)算機(jī)的未來(lái)

    標(biāo)簽： FPGA 可重構(gòu)計(jì)算機(jī)

    上傳時(shí)間： 2013-11-22

    上傳用戶：bensonlly

  • 可編程控制器講義－－電磁閥的結(jié)構(gòu)

    可編程控制器講義

    標(biāo)簽： 可編程控制器 講義 電磁閥

    上傳時(shí)間： 2013-12-20

    上傳用戶：1417818867

  • 可編輯邏輯控制器解決方案

    PLC系統(tǒng)由電源、CPU和多個(gè)模擬及數(shù)字I/O模塊組成，可控制、執(zhí)行和監(jiān)控復(fù)雜的機(jī)器變量；PLC設(shè)計(jì)用于多輸入和輸出配置，具有擴(kuò)展的溫度范圍、卓越的電噪聲抑制性能、抗震性和抗沖擊能力。

    標(biāo)簽： 可編輯邏輯 控制器 方案

    上傳時(shí)間： 2015-01-01

    上傳用戶：15070202241

  • Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧（孫航）

    　　Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧 　　作者：孫航；出版社：電子工業(yè)出版社 　　內(nèi)容簡(jiǎn)介：介紹了Xilinx器件的結(jié)構(gòu)和特性；以及ISE及其輔助設(shè)計(jì)工具，嵌入式處理器的原理與設(shè)計(jì)，高速串行接口設(shè)計(jì)等內(nèi)容。是一本比較全面介紹最新Xilinx器件和軟件發(fā)展的書(shū)籍。

    標(biāo)簽： Xilinx 可編程邏輯器件 設(shè)計(jì)技巧

    上傳時(shí)間： 2013-11-12

    上傳用戶：笨小孩

  • Altera可重配置PLL使用手冊(cè)0414-3

    Altera可重配置PLL使用手冊(cè)0414-3。

    標(biāo)簽： Altera 0414 PLL 可重配置

    上傳時(shí)間： 2013-10-17

    上傳用戶：zhqzal1014

  • 基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實(shí)現(xiàn)

         本文是基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實(shí)現(xiàn)（英文資料）

    標(biāo)簽： DSP Cyclone Arria 精度可調(diào)

    上傳時(shí)間： 2013-10-27

    上傳用戶：yzy6007

  • verilog可綜合與不可綜合語(yǔ)句概述

    關(guān)于Verilog中的可綜合語(yǔ)句和不可綜合語(yǔ)句的匯總介紹

    標(biāo)簽： verilog

    上傳時(shí)間： 2013-11-27

    上傳用戶：squershop

  • 基于FPGA部分動(dòng)態(tài)可重構(gòu)的信號(hào)解調(diào)系統(tǒng)的實(shí)現(xiàn)

        針對(duì)調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過(guò)對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載，來(lái)實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)。這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可擴(kuò)展性，并減低了成本和功耗。該設(shè)計(jì)方案同時(shí)也介紹了FPGA部分動(dòng)態(tài)可重構(gòu)的概念和特點(diǎn)，可以對(duì)其它通信信號(hào)處理系統(tǒng)設(shè)計(jì)提供一定的參考。

    標(biāo)簽： FPGA 部分動(dòng)態(tài)可重構(gòu) 信號(hào)解調(diào)系統(tǒng)

    上傳時(shí)間： 2013-10-22

    上傳用戶：liangliang123

主站蜘蛛池模板： 曲阜市| 桂平市| 晋江市| 噶尔县| 贵溪市| 盐亭县| 建宁县| 公主岭市| 萝北县| 新邵县| 会泽县| 乌拉特后旗| 弥勒县| 连平县| 津南区| 广灵县| 双江| 玛曲县| 汶川县| 常山县| 镶黄旗| 海晏县| 龙口市| 禹州市| 永年县| 霸州市| 肇庆市| 柳州市| 将乐县| 宜阳县| 北安市| 苏尼特左旗| 繁昌县| 江西省| 麻城市| 轮台县| 桐城市| 塘沽区| 会宁县| 沅陵县| 岳西县|