DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機。由于無線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發(fā)信機單板支持的發(fā)射信號頻譜越來越寬，而中頻頻率一般沒有相應(yīng)提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設(shè)計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發(fā)射機的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-12-28
上傳用戶：tsfh
提出一種基于FPGA的實時視頻信號處理平臺的設(shè)計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設(shè)計使用Verilog HDL語言實現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
上傳時間： 2015-01-01
上傳用戶：shizhanincc
恩恩
標(biāo)簽： CIC 軟件無線電 轉(zhuǎn)換 濾波器
上傳時間： 2013-10-09
上傳用戶：wudu0932
為了對中頻PCM信號進行直接解調(diào)，提出一種全新的數(shù)字化PCM中頻解調(diào)器的設(shè)計方法。在實現(xiàn)過程中，采用大規(guī)模的FPGA芯片對位幀同步器進行了融合，便于設(shè)備的集成化和小型化。這種新型的中頻解調(diào)器比傳統(tǒng)的基帶解調(diào)器具有硬件成本低和誤碼率低等優(yōu)點。
標(biāo)簽： FPGA PCM 數(shù)字化 中頻
上傳時間： 2013-10-22
上傳用戶：liaocs77
建了一個基于Altera 的EP2S60硬件處理平臺,利用Altera提供的FFT IP核,在100 MHz系統(tǒng)時鐘下,數(shù)據(jù)吞吐率可達100 Ms/s。
標(biāo)簽： 線性卷積 實現(xiàn)方案
上傳時間： 2015-01-02
上傳用戶：Zxcvbnm
信號完整性是高速數(shù)字系統(tǒng)中要解決的一個首要問題之一，如何在高速PCB 設(shè)計過程中充分考慮信號完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計能否成功的關(guān)鍵。在這方面，差分線對具有很多優(yōu)勢，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線對在高速數(shù)字電路設(shè)計中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號往往都要采用差分線對設(shè)計。介紹了差分線對在PCB 設(shè)計中的一些要點，并給出具體設(shè)計方案。
上傳時間： 2013-10-26
上傳用戶：lps11188
討論了高速PCB 設(shè)計中涉及的定時、反射、串?dāng)_、振鈴等信號完整性( SI)問題,結(jié)合CA2DENCE公司提供的高速PCB設(shè)計工具Specctraquest和Sigxp,對一采樣率為125MHz的AD /DAC印制板進行了仿真和分析,根據(jù)布線前和布線后的仿真結(jié)果設(shè)置適當(dāng)?shù)募s束條件來控制高速PCB的布局布線,從各個環(huán)節(jié)上保證高速電路的信號完整性。
上傳時間： 2013-12-26
上傳用戶：niumeng16
為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計并實現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計算模塊均在FPGA 內(nèi)利用VHDL 語言設(shè)計實現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時間： 2013-11-25
上傳用戶：爺?shù)臍赓|(zhì)
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計規(guī)范
上傳時間： 2013-11-03
上傳用戶：tzl1975
本文對數(shù)字基帶信號脈沖成型濾波的應(yīng)用、原理及實現(xiàn)進行了研究。首先介紹了數(shù)字成型濾波的應(yīng)用意義并分析了模擬和數(shù)字兩種硬件實現(xiàn)方法，接著介紹了成形濾波器設(shè)計所需要MATLAB軟件，以及利用ISE system generator在FPGA上進行濾波器實現(xiàn)的優(yōu)勢。文中給出了成形濾波函數(shù)的數(shù)學(xué)模型，討論了幾種常用成形濾波函數(shù)的傳輸特性以及對傳輸系統(tǒng)信號誤碼率的影響。然后介紹了本次設(shè)計中使用到的數(shù)字成形濾波器設(shè)計的幾種FIR濾波器結(jié)構(gòu)。把各種設(shè)計方案進行仿真，比較仿真結(jié)果，最后根據(jù)實際應(yīng)用的情況并結(jié)合設(shè)計仿真中出現(xiàn)的問題進行分析，得出各種設(shè)計結(jié)構(gòu)的優(yōu)缺點以及適合應(yīng)用的場合。
標(biāo)簽： FPGA 數(shù)字 成形 濾波器設(shè)計
上傳時間： 2013-10-22
上傳用戶：tyler
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
