介紹了出租車計費器系統的組成及工作原理，簡述了在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。論述了車型調整模塊、計程模塊、計費模塊、譯碼動態掃描模塊等的設計方法與技巧。
上傳時間： 2013-04-24
上傳用戶：zxc23456789
本文分析了 T EXAS 儀器公司新推出的串行10 位數/ 模轉換器(DAC) TL C5615 的功能、特點、工作原理及其與A T89C52 單片機的硬件接口和軟件編程, 提供了一個新穎實用的數/
上傳時間： 2013-05-20
上傳用戶：redmoons
回波抵消器在免提電話、無線產品、IP電話、ATM語音服務和電話會議等系統中，都有著重要的應用。在不同應用場合對回波抵消器的要求并不完全相同，本文主要研究應用于電話系統中的電回波抵消器。電回波是由于語音信號在電話網中傳輸時由于阻抗不匹配而產生的。 傳統回波抵消器主要是基于通用DSP處理器實現的，這種回波抵消器在系統實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經不能滿足系統高速、實時的需要。現代大容量、高速度的FPGA的出現，克服了上訴方案的諸多不足。用FPGA來實現數字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構成的DSP系統非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產生算法，并實現了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設計流程與實現方法，并利用硬件描述語言Verilog HDL實現了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環境下對該系統進行模塊級和系統級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現了該系統。 (4)根據ITU-T G．168的標準和建議，對設計進行了大量的主、客測試，各項測試結果均達到或優于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。
上傳時間： 2013-06-13
上傳用戶：wengtianzhu
51單片機定時器時間計算工具，即是計算定時器溢出時間TH0，TL0也是研究51單片機定時器的軟件模形。軟件中分析了定時器的工作流程和寄存器功能。可以助你更深刻的了解51單片機定時器。
上傳時間： 2013-05-24
上傳用戶：Aidane
由于旋轉變壓器的高精度高可靠性等特點，廣泛的應用于如航空、航天、船舶、兵器、雷達、通訊等領域。旋轉變壓器輸出模擬量交流信號，經過數字處理轉換為數字角度信號才能進入計算機或其他控制系統，而這種數字處理比較復雜，采用專用的旋轉變壓器解碼芯片想達到理想的精度通常需要較高的成本，限制了它在其他領域的應用。傳統的角測量系統面臨的問題有：體積、重量、功耗偏大，調試、誤差補償試驗復雜，費用較高。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 本文的目的是研究利用FPGA實現旋轉變壓器的硬件解碼算法，設計基于FPGA的旋轉變壓器解碼系統。 在本文所設計的系統中，通過FPGA芯片產生旋轉變壓器的激勵信號，再控制A/D轉換器對旋轉變壓器的模擬信號的數據進行采樣和轉換，并對轉換完的數據進行濾波處理，使用基于CORDIC算法流水線結構設計的反正切函數模塊解算出偏轉角θ，最后通過串行口將解算的偏差角數據輸出。本文還分析了該系統誤差產生的原因和提高系統精度的方法。 實驗結果表明，本文所設計的旋轉變壓器解碼器的硬件組成和軟件實現基本能夠較精確的完成上述的信號轉換和數據運算。
上傳時間： 2013-05-23
上傳用戶：gdgzhym
隨著多媒體技術發展，數字圖像處理已經成為眾多應用系統的核心和基礎。圖像處理作為一種重要的現代技術，已經廣泛應用于軍事指揮、大視場展覽、跟蹤雷達、電視會議、導航等眾多領域。因而，實現高分辨率高幀率圖像實時處理的技術不僅具有廣泛的應用前景，而且對相關領域的發展也具有深遠意義。 大視場可視化系統由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使細節得到充分地展現。為了在曲面屏幕上正確的顯示圖像，需要在投影前實時地對圖像進行幾何校正和邊緣融合。而現場可編程門陣列(FPGA)則是用硬件處理實時圖像數據的理想選擇，基于FPGA的圖像處理技術是世界范圍內廣泛關注的研究領域。 本課題的主要工作就是設計一個以FPGA為核心的硬件系統，該系統可對高分辨率高刷新率(1024*768@60Hz)的視頻圖像實時地進行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理，然后提出了基于FPGA的大視場實時圖像融合處理系統的設計方案和模塊功能劃分。系統分為算法與軟件設計，硬件電路設計和FPGA邏輯設計三個大的部分。本論文主要負責FPGA的邏輯設計。圍繞FPGA的邏輯設計，論文先介紹了系統涉及的關鍵技術，以及使用Verilog語言進行邏輯設計的基本原則。 論文重點對FPGA內部模塊設計進行了詳細的闡述。仲裁與控制模塊是頂模塊的主體部分，主要實現系統狀態機和時序控制；參數表模塊主要實現SDRAM存儲器的控制器接口，用于圖像處理時讀取參數信息。圖像處理模塊是整個系統的核心，通過調用FPGA內嵌的XtremeDSP模塊，高速地完成對圖像數據的乘累加運算。最后論文提出并實現了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經過對寄存器傳輸級VerilogHDL代碼的綜合和仿真，結果表明，本文所設計的系統可以應用在大視場可視化系統中完成對高分辨率高幀率圖像的實時處理。
上傳時間： 2013-05-19
上傳用戶：戀天使569
視頻監控一直是人們關注的應用技術熱點之一，它以其直觀、方便、信息內容豐富而被廣泛用于在電視臺、銀行、商場等場合。在視頻圖像監控系統中，經常需要對多路視頻信號進行實時監控，如果每一路視頻信號都占用一個監視器屏幕，則會大大增加系統成本。視頻圖像畫面分割器主要功能是完成多路視頻信號合成一路在監視器顯示，是視頻監控系統的核心部分。 傳統的基于分立數字邏輯電路甚至DSP芯片設計的畫面分割器的體積較大且成本較高。為此，本文介紹了一種基于FPGA技術的視頻圖像畫面分割器的設計與實現。 本文對視頻圖像畫面分割技術進行了分析，完成了基于ITU-RBT.656視頻數據格式的畫面分割方法設計；系統采用Xilinx公司的FPGA作為核心控制器，設計了視頻圖像畫面分割器的硬件電路，該電路在FPGA中，將數字電路集成在一起，電路結構簡潔，具有較好的穩定性和靈活性；在硬件電路平臺基礎上，以四路視頻圖像分割為例，完成了I2C總線接口模塊，異步FIFO模塊，有效視頻圖像數據提取模塊，圖像存儲控制模塊和圖像合成模塊的設計，首先，由攝像頭采集四路模擬視頻信號，經視頻解碼芯片轉換為數字視頻圖像信號后送入異步FIFO緩沖。然后，根據畫面分割需要進行視頻圖像數據抽取，并將抽取的視頻圖像數據按照一定的規則存儲到圖像存儲器。最后，按照數字視頻圖像的數據格式，將四路視頻圖像合成一路編碼輸出，實現了四路視頻圖像分割的功能。從而驗證了電路設計和分割方法的正確性。 本文通過由FPGA實現多路視頻圖像的采集、存儲和合成等邏輯控制功能，I2C總線對兩片視頻解碼器進行動態配置等方法，實現四路視頻圖像的輪流采集、存儲和圖像的合成，提高了系統集成度，并可根據系統需要修改設計和進一步擴展功能，同時提高了系統的靈活性。
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-07-04
上傳用戶：yd19890720
本文從工程設計和應用出發,根據某機載設備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關解擴電路的指標要求,提出了基于FPGA器件的中頻數字相關解擴器的替代設計方案,通過理論分析、軟件仿真、數學計算、電路設計等方法和手段,研制出了滿足使用環境要求的工程化的中頻數字相關器,經過主要性能參數的測試和環境溫度驗證試驗,并在整機上進行了試驗和試用,結果表明電路性能指標達到了設計要求。對工程應用中的部分問題進行了初步研究和分析,其中較詳細地分析了SAW卷積器、SAW.P.TDL以及中頻數字相關器在BPSK直擴信號相關解擴時的頻率響應特性。 論文的主要工作在于： (1)根據某機載設備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進行理論分析、電路設計、軟件編程,研制基于FPGA器件的中頻數字相關器,要求可在擴頻接收機中原位替代原SAW相關解擴電路； (2)對中頻數字相關器的主要性能參數進行測試,進行了必要的高低溫等環境試驗,確定電路是否達到設計指標和是否滿足高低溫等環境條件要求； (3)將基于FPGA的中頻數字相關器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應性,測試整個擴頻接收機的靈敏度、動態范圍、解碼概率等指標是否滿足接收機模塊技術規范要求； (4)將改進后的擴頻接收機裝入某機載設備,測試與接收機相關的性能參數,整機進行高低溫等主要環境試驗,確定電路變化后的整機設備各項指標是否滿足其技術規范要求； (5)通過對基于FPGA的中頻數字相關器與SAW.P.TDL的主要性能參數進行對比測試和分析,特別是電路對頻率偏移響應特性的對比分析,從而得出初步的結論。
上傳時間： 2013-06-22
上傳用戶：徐孺
