VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（88）資源包含以下內(nèi)容：1. 計算機并口轉(zhuǎn)3路串行DA的DLL源碼及電路,芯片MAX541/MAX5541,可以免費申請,8路I/O輸出,5路輸入,并口的簡單極限應(yīng)用.經(jīng)使用各項性能不錯,就是DA抗干擾較差,沒有較大的電磁干擾運行.2. arm9上測試串口代碼.3. I2C controller verilog code for altera fpga platform..4. sigma-delta ADC轉(zhuǎn)換之matlab模型.5. NiosII的Flash編程指南（www.sopc.net.cn）.6. 樓宇門禁對講機主機原理圖.7. 開發(fā)環(huán)境.8. 開發(fā)環(huán)境WAVE6000.9. vb環(huán)境下用動態(tài)規(guī)劃方法編的0/1背包問題.10. 該實驗設(shè)計模60計數(shù)器.11. 嵌入式課程設(shè)計 頁面置換算法模擬 列出缺頁缺頁次數(shù)和缺頁率.12. DSP系列中的TMS320F2812 ADC范例程序.13. TMS320F2812 GPIO_input范例程序.14. TMS320F2812 SPI_FFDLB范例程序.15. 指令集模擬器.16. s3c44b0x的一些相關(guān)芯片資料,是官方的pdf格式,很有用.17. 大屏320240的C語言測試程序,已驗證通過,請放心使用.18. 最新火熱的ＣＸ３２ 源代碼.19. 關(guān)于臺灣新茂SM5964 I2C的程序.20. gps開發(fā)專用的源代碼.21. Moore型狀態(tài)機設(shè)計,基于VHDL.能夠根據(jù)微處理器的讀寫周期,分別對應(yīng)存儲器輸出寫使能WE和讀使能OE信號..22. 文介紹一款用AT89C51和串行ROM 制作的電子密碼鎖.23. 總線控制器 altera提供的FPGA源代碼.24. bios嵌入DOS操作系統(tǒng),可以先編譯romos.asm制作成BIN文件,加載至BIOS的ISA模塊.另外還有制作工具.25. wt89c51 watch dog proce.26. 瑞薩H8系列芯片內(nèi)置rom讀寫測試.27. Opencore提供的I2C代碼.28. 譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應(yīng)的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發(fā)環(huán)境是MAXPLUS2..29. 驅(qū)動SOLOMON的SSD182.30. 驅(qū)動三星的KS0107/KS0108.31. 驅(qū)動ULTRCHIP的UC1682.32. 是一個帶PROTEUS仿真的8路數(shù)字電壓表.33. ＳＳＤ３的練習(xí)６的答案．快期末考試了.34. S3C2410A 的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號。 S3C2410A 的存儲器控制器有以下的特性：.35. 這是一個三星44b0的中文文檔.36. 這個arm7嵌入式蕊版的起動代碼.37. 這個代碼是用ADS1.2平臺開發(fā)的一個mp3播放器。.38. 該程序能夠?qū)π盘栠M行ＯＦＤＭ處理.39. 在網(wǎng)上看見很多人用DM413.40. 介紹了CPCI總線及快速、低功耗模數(shù)轉(zhuǎn)換器件AD976的主要特點.
上傳時間： 2013-06-18
上傳用戶：eeworm
Sigma-Delta A/D轉(zhuǎn)換器利用過采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對模擬電路性能指標(biāo)和元件精度的要求，簡化了模擬電路的設(shè)計，降低了生產(chǎn)成本。 本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設(shè)計了一個主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計中，本文采用了多級噪聲整形MASH（2-1）級聯(lián)調(diào)制器結(jié)構(gòu)，同時，考慮了各種非理想因素對系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進行調(diào)制器系統(tǒng)設(shè)計。并使用Cadence Spectre對模塊電路進行設(shè)計仿真，包括運放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計中，采用了分級抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優(yōu)化設(shè)計。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計出了運算量和存儲量都相對少的三級抽取濾波器系統(tǒng)，大大降低了功耗和面積。 論文的仿真結(jié)果表明，所設(shè)計的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數(shù)字抽取濾波器
標(biāo)簽： SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
以諧波抑制，無功補償為主要功能的有源電力濾波器的基本理論已經(jīng)成熟，但是市場尚無成熟的諧波有源抑制產(chǎn)品，同時電網(wǎng)諧波問題日益突出，因此需要對有源電力濾波器進行產(chǎn)業(yè)化應(yīng)用研究。并聯(lián)有源電力濾波器以其安裝、維護方便，成為商用化產(chǎn)品的主流。所以本文針對并聯(lián)有源電力濾波器，展開產(chǎn)業(yè)化應(yīng)用研究。 本文研究工作首先由如下工程問題引出：并聯(lián)有源電力濾波器在補償辦公樓電氣負(fù)載產(chǎn)生的諧波電流時，會出現(xiàn)諧波放大現(xiàn)象。辦公樓電氣負(fù)載主要是計算機、開關(guān)電源、不間斷電源、電壓型變頻器等，這些都是電壓型諧波源．本文以電容濾波型整流電路（電壓型諧波源）的分析作為切入點，基于“分段線性化”方法，對并聯(lián)有源電力濾波器補償電容濾波型整流負(fù)載進行了穩(wěn)態(tài)分析，得到系統(tǒng)的電流和電壓波形，進而獲得其頻譜特性。通過本文所述穩(wěn)態(tài)分析方法，可以從理論上理解并聯(lián)有源電力濾波器補償電容濾波型整流負(fù)載的工作過程，對有源電力濾波器的應(yīng)用研究具有重要的理論和實際意義。 本文在分析辦公樓負(fù)載電氣特性的基礎(chǔ)上，建立了有源電力濾波器補償容性負(fù)載的簡化模型，依據(jù)該模型分析了負(fù)載中容性元件的電容值與諧波電流放大之間的關(guān)系；為了克服諧波放大現(xiàn)象，本文首先通過負(fù)載電流采樣環(huán)節(jié)后加裝濾波器的方式，將電流諧振頻率分量從采樣值中濾除，雖然達(dá)到了抑制諧波放大的目的，但是由于延時的引入，使得補償后網(wǎng)側(cè)電流畸變率（THD）急劇升高；然后根據(jù)這一思路，采用基于快速傅立葉變換（FFT）的有選擇諧波補償方法將電流諧振頻率分量從負(fù)載電流采樣值中濾除，使得系統(tǒng)在諧振頻率處變?yōu)殚_環(huán)控制，使系統(tǒng)穩(wěn)定。經(jīng)過對辦公樓負(fù)載的實際并網(wǎng)諧波補償實驗證明基于FFT的有選擇諧波補償方法對于抑制諧波放大是有效的。本創(chuàng)新點的研究工作對于實際工程應(yīng)用具有參考價值。 為了滿足大容量的諧波抑制要求，本文提出了模塊化有源電力濾波器并聯(lián)補償方案，該方案的特點是模塊化結(jié)構(gòu)及N+1冗余并聯(lián)控制策略、主從總線結(jié)構(gòu)及主機產(chǎn)生、負(fù)載電流檢測方案以及并聯(lián)均流策略。主機產(chǎn)生及負(fù)載電流檢測是這一并聯(lián)方案的突出特點，體現(xiàn)了本文的創(chuàng)新性工作。本文還對多模塊并聯(lián)系統(tǒng)進行了建模和穩(wěn)定性研究；依據(jù)模塊化并聯(lián)補償方案，在省科技計劃重點項目的支持下，對有源電力濾波器進行產(chǎn)業(yè)化研究，從項目方案、設(shè)計、器件選型，樣機調(diào)試、滿功率運行及性能檢測、樓宇負(fù)載與工業(yè)負(fù)載的實際并網(wǎng)實驗，直至工業(yè)樣機定型，對有源電力濾波器的產(chǎn)業(yè)化應(yīng)用研究起了較大的推進作用，支撐項目目前已經(jīng)有定型的工業(yè)化產(chǎn)品推出。 全文圍繞上述三個方面展開，章節(jié)分排如下：（1）第一章從實際應(yīng)用角度，總結(jié)闡述了有源電力濾波技術(shù)在諧波檢測、電流跟蹤控制、拓?fù)浣Y(jié)構(gòu)三個方面的研究進展；（2）第二章對并聯(lián)有源電力濾波器補償電容濾波型整流負(fù)載進行了穩(wěn)態(tài)分析；（3）第三章分析了有源電力濾波器補償容性負(fù)載時出現(xiàn)的諧波放大現(xiàn)象，并利用FFT方法使得系統(tǒng)在諧振頻率處變?yōu)殚_環(huán)控制，達(dá)到抑制諧波放大的目的；（4）第四章、第五章提出有源電力濾波器模塊化并聯(lián)方案，并詳細(xì)說明了模塊化并聯(lián)系統(tǒng)的設(shè)計和實驗；（5）第六章對全文進行了總結(jié)，并對今后的研究工作進行了展望。
標(biāo)簽： 并聯(lián) 工程 關(guān)鍵技術(shù)
上傳時間： 2013-04-24
上傳用戶：JANEM
近些年來，隨著電力電子技術(shù)的發(fā)展，電力電子系統(tǒng)集成受到越來越多的關(guān)注，其中標(biāo)準(zhǔn)化模塊的串并聯(lián)技術(shù)成為研究熱點之一。輸入并聯(lián)輸出串聯(lián)型(Input-Parallel and Output-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。 要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關(guān)系，在此基礎(chǔ)上提出一種輸出均壓控制方案，該方案對系統(tǒng)輸出電壓調(diào)節(jié)沒有影響。選擇移相控制全橋(Full-Bridge，F(xiàn)B)變換器作為基本模塊，對n個全橋模塊組成的IPOS組合變換器建立小信號數(shù)學(xué)模型，推導(dǎo)出采用輸出均壓控制方案的IPOS-FB系統(tǒng)的數(shù)學(xué)模型，該模型證明各模塊輸出均壓閉環(huán)不影響系統(tǒng)輸出電壓閉環(huán)的調(diào)節(jié)，給出了模塊輸出均壓閉環(huán)和系統(tǒng)輸出電壓閉環(huán)的補償網(wǎng)絡(luò)參數(shù)設(shè)計。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應(yīng)，輸入濾波電容容量可大大減小；由于電壓紋波抵消作用，在相同的系統(tǒng)輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。 根據(jù)所提出的輸出均壓控制策略，在實驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機，每個模塊輸入電壓為270V，輸出電壓為180V。并進行了仿真和實驗驗證，結(jié)果均表明本控制方案是正確有效的。
標(biāo)簽： 輸入 并聯(lián) 串聯(lián)
上傳時間： 2013-06-17
上傳用戶：cwyd0822
大功率電力電子裝置的廣泛應(yīng)用使電力系統(tǒng)無功功率補償和諧波污染問題日趨嚴(yán)重，動態(tài)無功功率補償和諧波抑制成為現(xiàn)代電力傳動領(lǐng)域研究的熱點。傳統(tǒng)補償技術(shù)由于主控制器運算能力的限制，難以對實時信號進行有效分析，影響了補償效果。而DSP計算速度快，能夠?qū)崿F(xiàn)復(fù)雜的數(shù)字信號處理或數(shù)字實時控制。本文針對礦井直流提升機的無功補償問題，設(shè)計了一種基于DSP的TCR型動態(tài)無功補償器，以穩(wěn)定電網(wǎng)電壓、減小電壓波動，提高功率因數(shù)。 本文綜述了無功補償技術(shù)的國內(nèi)外研究概況、水平和發(fā)展趨勢，基于 MATLAB 對電力電子裝置諧波源進行了諧波分析與仿真，分析和介紹了 TCR 的無功補償原理及瞬時無功理論，確定了無功補償系統(tǒng)主電路及其控制系統(tǒng)，提出了系統(tǒng)的總體方案。 本設(shè)計選用 TMS320F2812 DSP 芯片作為主處理器，設(shè)計了信號輸入、濾波放大和信號調(diào)理等 DSP 外圍硬件電路；軟件方面采用模塊化設(shè)計，編寫了軟件流程圖，給出了部分程序代碼。 本文基于MATLAB軟件對無功補償控制系統(tǒng)的補償效果進行了模擬仿真。仿真結(jié)果表明：系統(tǒng)線電壓、負(fù)載無功功率和TCR無功功率等在兩個周期內(nèi)達(dá)到穩(wěn)定，系統(tǒng)線電壓波動小于3％，系統(tǒng)線電壓和系統(tǒng)線電流中僅含有較少量的5次、7次和 11 次諧波，總諧波畸變率滿足《公用電網(wǎng)諧波》標(biāo)準(zhǔn)的要求，為在煤礦中的實際應(yīng)用提供了理論基礎(chǔ)。
上傳時間： 2013-07-24
上傳用戶：PresidentHuang
作為性能優(yōu)異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國擁有自主知識產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進行簡化，加速，使其轉(zhuǎn)化成為適合在硬件上實現(xiàn)的算法，將實驗室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究內(nèi)容有以下兩點： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計實現(xiàn)，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
MPEG-2是MPEG組織在1994年為了高級工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究內(nèi)容，建立系統(tǒng)級設(shè)計方案，設(shè)計FPGA原型芯片，并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計，采用了自頂而下的設(shè)計方法，實現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時間；IQ、IDCT模塊采用流水的設(shè)計方法，減少數(shù)據(jù)計算的時間：運動補償模塊，針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證，取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試，本文設(shè)計可以達(dá)到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
自香農(nóng)先生于1948年開創(chuàng)信息論以來，經(jīng)過將近60年的發(fā)展，信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個重要分支，各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼，并已在數(shù)字電視、無線通信、磁盤存儲等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機看北京奧運，已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關(guān)的通信標(biāo)準(zhǔn)，分別是數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標(biāo)準(zhǔn)。數(shù)字電視正與每個人走得越來越近，我國預(yù)期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標(biāo)準(zhǔn)的核心技術(shù)之一的前向糾錯碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點，相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式，在CMMB標(biāo)準(zhǔn)中用到了LDPC碼和RS碼的級聯(lián)編碼方式，在DVB-S2標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關(guān)的標(biāo)準(zhǔn)：數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)、手機電視標(biāo)準(zhǔn)(CMMB)以及數(shù)字衛(wèi)星電視廣播標(biāo)準(zhǔn)(DVB-S2)為切入點，深入研究它們的編碼方式，設(shè)計了這三個標(biāo)準(zhǔn)中的LDPC碼編碼器，并在FPGA上實現(xiàn)了前兩個標(biāo)準(zhǔn)的編碼芯片，實現(xiàn)了DMB-TH標(biāo)準(zhǔn)中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標(biāo)準(zhǔn)中編碼器設(shè)計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結(jié)果表明，芯片邏輯功能完全正確，速度和資源消耗均達(dá)到了標(biāo)準(zhǔn)的要求，具有一定的商用價值。
上傳時間： 2013-07-07
上傳用戶：327000306
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實意義。 論文對16QAM軟件實現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計采用自項向下設(shè)計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進行系統(tǒng)級仿真，并對實現(xiàn)的各模塊的可行性仿真驗證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現(xiàn)了16QAM調(diào)制器；給出了中頻信號時域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強型數(shù)字鎖相環(huán)EPLL的實現(xiàn)結(jié)構(gòu)進行了研究和性能分析。
上傳時間： 2013-07-10
上傳用戶：kennyplds
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場潛力巨大，因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現(xiàn)方法，并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設(shè)計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復(fù)用器整體功能進行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺，并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了．ASI接口，主要分析了位同步的實現(xiàn)過程，實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口，提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計，并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分，硬件平臺及接口采用Verilog語言實現(xiàn)，PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活，且軟件設(shè)計與硬件設(shè)計可同時進行，極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時間： 2013-08-03
上傳用戶：gdgzhym
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
