国产欧美日韩亚州综合,亚洲欧洲一区,亚洲精品偷拍

頻率轉(zhuǎn)換器

VIP專區-嵌入式/單片機編程源碼精選合集系列（88）

VIP專區-嵌入式/單片機編程源碼精選合集系列（88）資源包含以下內容：1. 計算機并口轉3路串行DA的DLL源碼及電路,芯片MAX541/MAX5541,可以免費申請,8路I/O輸出,5路輸入,并口的簡單極限應用.經使用各項性能不錯,就是DA抗干擾較差,沒有較大的電磁干擾運行.2. arm9上測試串口代碼.3. I2C controller verilog code for altera fpga platform..4. sigma-delta ADC轉換之matlab模型.5. NiosII的Flash編程指南（www.sopc.net.cn）.6. 樓宇門禁對講機主機原理圖.7. 開發環境.8. 開發環境WAVE6000.9. vb環境下用動態規劃方法編的0/1背包問題.10. 該實驗設計模60計數器.11. 嵌入式課程設計頁面置換算法模擬列出缺頁缺頁次數和缺頁率.12. DSP系列中的TMS320F2812 ADC范例程序.13. TMS320F2812 GPIO_input范例程序.14. TMS320F2812 SPI_FFDLB范例程序.15. 指令集模擬器.16. s3c44b0x的一些相關芯片資料,是官方的pdf格式,很有用.17. 大屏320240的C語言測試程序,已驗證通過,請放心使用.18. 最新火熱的ＣＸ３２　源代碼.19. 關于臺灣新茂SM5964 I2C的程序.20. gps開發專用的源代碼.21. Moore型狀態機設計,基于VHDL.能夠根據微處理器的讀寫周期,分別對應存儲器輸出寫使能WE和讀使能OE信號..22. 文介紹一款用AT89C51和串行ROM 制作的電子密碼鎖.23. 總線控制器 altera提供的FPGA源代碼.24. bios嵌入DOS操作系統,可以先編譯romos.asm制作成BIN文件,加載至BIOS的ISA模塊.另外還有制作工具.25. wt89c51 watch dog proce.26. 瑞薩H8系列芯片內置rom讀寫測試.27. Opencore提供的I2C代碼.28. 譯碼器的邏輯功能是將已賦予特定含義的一組二進制輸入代碼的原意"翻譯"出來,變成對應的輸出高低電平信號.該程序為3-8譯碼器.基于VHDL,其開發環境是MAXPLUS2..29. 驅動SOLOMON的SSD182.30. 驅動三星的KS0107/KS0108.31. 驅動ULTRCHIP的UC1682.32. 是一個帶PROTEUS仿真的8路數字電壓表.33. ＳＳＤ３的練習６的答案．快期末考試了.34. S3C2410A 的存儲器控制器提供訪問外部存儲器所需要的存儲器控制信號。 S3C2410A 的存儲器控制器有以下的特性：.35. 這是一個三星44b0的中文文檔.36. 這個arm7嵌入式蕊版的起動代碼.37. 這個代碼是用ADS1.2平臺開發的一個mp3播放器。.38. 該程序能夠對信號進行ＯＦＤＭ處理.39. 在網上看見很多人用DM413.40. 介紹了CPCI總線及快速、低功耗模數轉換器件AD976的主要特點.

標簽： ADAMS View MSC 彈簧

上傳時間： 2013-06-18

上傳用戶：eeworm
一種16位音頻SigmaDelta模數轉換器的研究與設計.rar

Sigma-Delta A/D轉換器利用過采樣，噪聲整形和數字濾波技術，有效衰減了輸出信號帶內的量化噪聲，提高了信噪比。與傳統的Nyquist轉換器相比，它降低了對模擬電路性能指標和元件精度的要求，簡化了模擬電路的設計，降低了生產成本。本論文在對Sigma-Delta A/D轉換器原理研究的基礎上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設計了一個主要應用于音頻信號處理的Sigma-Delta A/D轉換器，分辨率達到16位。在調制器的設計中，本文采用了多級噪聲整形MASH（2-1）級聯調制器結構，同時，考慮了各種非理想因素對系統性能的影響，在SDtoolbox工具的幫助下使用Simulink進行調制器系統設計。并使用Cadence Spectre對模塊電路進行設計仿真，包括運放，比較器，帶隙基準電壓源，CMOS開關，非交疊時鐘產生電路等。在數字抽取濾波器的設計中，采用了分級抽取技術，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優化設計。并在原有的濾波器算法的基礎上，采用了CIC濾波器和半帶濾波器，設計出了運算量和存儲量都相對少的三級抽取濾波器系統，大大降低了功耗和面積。論文的仿真結果表明，所設計的Sigma-Delta A/D轉換器信噪比達到102．3dB，滿足系統需要的16位精度要求。關鍵詞：Sigma-Ddta；信噪比；多級噪聲整形；數字抽取濾波器

標簽： SigmaDelta 音頻模數轉換器

上傳時間： 2013-06-27

上傳用戶：songyuncen
并聯有源電力濾波器工程應用關鍵技術的研究.rar

以諧波抑制，無功補償為主要功能的有源電力濾波器的基本理論已經成熟，但是市場尚無成熟的諧波有源抑制產品，同時電網諧波問題日益突出，因此需要對有源電力濾波器進行產業化應用研究。并聯有源電力濾波器以其安裝、維護方便，成為商用化產品的主流。所以本文針對并聯有源電力濾波器，展開產業化應用研究。本文研究工作首先由如下工程問題引出：并聯有源電力濾波器在補償辦公樓電氣負載產生的諧波電流時，會出現諧波放大現象。辦公樓電氣負載主要是計算機、開關電源、不間斷電源、電壓型變頻器等，這些都是電壓型諧波源．本文以電容濾波型整流電路（電壓型諧波源）的分析作為切入點，基于“分段線性化”方法，對并聯有源電力濾波器補償電容濾波型整流負載進行了穩態分析，得到系統的電流和電壓波形，進而獲得其頻譜特性。通過本文所述穩態分析方法，可以從理論上理解并聯有源電力濾波器補償電容濾波型整流負載的工作過程，對有源電力濾波器的應用研究具有重要的理論和實際意義。本文在分析辦公樓負載電氣特性的基礎上，建立了有源電力濾波器補償容性負載的簡化模型，依據該模型分析了負載中容性元件的電容值與諧波電流放大之間的關系；為了克服諧波放大現象，本文首先通過負載電流采樣環節后加裝濾波器的方式，將電流諧振頻率分量從采樣值中濾除，雖然達到了抑制諧波放大的目的，但是由于延時的引入，使得補償后網側電流畸變率（THD）急劇升高；然后根據這一思路，采用基于快速傅立葉變換（FFT）的有選擇諧波補償方法將電流諧振頻率分量從負載電流采樣值中濾除，使得系統在諧振頻率處變為開環控制，使系統穩定。經過對辦公樓負載的實際并網諧波補償實驗證明基于FFT的有選擇諧波補償方法對于抑制諧波放大是有效的。本創新點的研究工作對于實際工程應用具有參考價值。為了滿足大容量的諧波抑制要求，本文提出了模塊化有源電力濾波器并聯補償方案，該方案的特點是模塊化結構及N+1冗余并聯控制策略、主從總線結構及主機產生、負載電流檢測方案以及并聯均流策略。主機產生及負載電流檢測是這一并聯方案的突出特點，體現了本文的創新性工作。本文還對多模塊并聯系統進行了建模和穩定性研究；依據模塊化并聯補償方案，在省科技計劃重點項目的支持下，對有源電力濾波器進行產業化研究，從項目方案、設計、器件選型，樣機調試、滿功率運行及性能檢測、樓宇負載與工業負載的實際并網實驗，直至工業樣機定型，對有源電力濾波器的產業化應用研究起了較大的推進作用，支撐項目目前已經有定型的工業化產品推出。全文圍繞上述三個方面展開，章節分排如下：（1）第一章從實際應用角度，總結闡述了有源電力濾波技術在諧波檢測、電流跟蹤控制、拓撲結構三個方面的研究進展；（2）第二章對并聯有源電力濾波器補償電容濾波型整流負載進行了穩態分析；（3）第三章分析了有源電力濾波器補償容性負載時出現的諧波放大現象，并利用FFT方法使得系統在諧振頻率處變為開環控制，達到抑制諧波放大的目的；（4）第四章、第五章提出有源電力濾波器模塊化并聯方案，并詳細說明了模塊化并聯系統的設計和實驗；（5）第六章對全文進行了總結，并對今后的研究工作進行了展望。

標簽： 并聯工程關鍵技術

上傳時間： 2013-04-24

上傳用戶：JANEM
輸入并聯輸出串聯組合變換器控制策略的研究.rar

近些年來，隨著電力電子技術的發展，電力電子系統集成受到越來越多的關注，其中標準化模塊的串并聯技術成為研究熱點之一。輸入并聯輸出串聯型(Input-Parallel and Output-Series，IPOS)組合變換器適用于大功率高輸出電壓的場合。要保證IPOS組合變換器正常工作，必須保證其各模塊的輸出電壓均衡。本文首先揭示了IPOS組合變換器中每個模塊輸入電流均分和輸出電壓均分之間的關系，在此基礎上提出一種輸出均壓控制方案，該方案對系統輸出電壓調節沒有影響。選擇移相控制全橋(Full-Bridge，FB)變換器作為基本模塊，對n個全橋模塊組成的IPOS組合變換器建立小信號數學模型，推導出采用輸出均壓控制方案的IPOS-FB系統的數學模型，該模型證明各模塊輸出均壓閉環不影響系統輸出電壓閉環的調節，給出了模塊輸出均壓閉環和系統輸出電壓閉環的補償網絡參數設計。對于IPOS組合變換器，采用交錯控制，由于電流紋波抵消效應，輸入濾波電容容量可大大減小；由于電壓紋波抵消作用，在相同的系統輸出電壓紋波下，各模塊的輸出濾波電容可大大減小，由此可以提高變換器的功率密度。根據所提出的輸出均壓控制策略，在實驗室研制了一臺由兩個1kW全橋模塊組成的IPOS-FB原理樣機，每個模塊輸入電壓為270V，輸出電壓為180V。并進行了仿真和實驗驗證，結果均表明本控制方案是正確有效的。

標簽： 輸入并聯串聯

上傳時間： 2013-06-17

上傳用戶：cwyd0822
基于DSP的TCR型動態無功補償器的研究.rar

大功率電力電子裝置的廣泛應用使電力系統無功功率補償和諧波污染問題日趨嚴重，動態無功功率補償和諧波抑制成為現代電力傳動領域研究的熱點。傳統補償技術由于主控制器運算能力的限制，難以對實時信號進行有效分析，影響了補償效果。而DSP計算速度快，能夠實現復雜的數字信號處理或數字實時控制。本文針對礦井直流提升機的無功補償問題，設計了一種基于DSP的TCR型動態無功補償器，以穩定電網電壓、減小電壓波動，提高功率因數。本文綜述了無功補償技術的國內外研究概況、水平和發展趨勢，基于 MATLAB 對電力電子裝置諧波源進行了諧波分析與仿真，分析和介紹了 TCR 的無功補償原理及瞬時無功理論，確定了無功補償系統主電路及其控制系統，提出了系統的總體方案。本設計選用 TMS320F2812 DSP 芯片作為主處理器，設計了信號輸入、濾波放大和信號調理等 DSP 外圍硬件電路；軟件方面采用模塊化設計，編寫了軟件流程圖，給出了部分程序代碼。本文基于MATLAB軟件對無功補償控制系統的補償效果進行了模擬仿真。仿真結果表明：系統線電壓、負載無功功率和TCR無功功率等在兩個周期內達到穩定，系統線電壓波動小于3％，系統線電壓和系統線電流中僅含有較少量的5次、7次和 11 次諧波，總諧波畸變率滿足《公用電網諧波》標準的要求，為在煤礦中的實際應用提供了理論基礎。

標簽： DSP TCR 動態

上傳時間： 2013-07-24

上傳用戶：PresidentHuang
基于FPGA的Turbo碼編譯碼器設計.rar

作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。論文主要的研究內容有以下兩點：其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。

標簽： Turbo FPGA 編譯碼器

上傳時間： 2013-05-31

上傳用戶：huyiming139
MPEG2視頻解碼器的FPGA設計.rar

MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準，其優秀性使之成為過去十年應用最為廣泛的標準，也是未來十年影響力最為廣泛的標準之一。本文以MPEG-2視頻標準為研究內容，建立系統級設計方案，設計FPGA原型芯片，并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面： 1.完成解碼系統的體系結構的設計，采用了自頂而下的設計方法，實現系統的功能單元的劃分；根據其視頻解碼的特點，確定解碼器的控制方式；把視頻數據分文幀內數據和幀間數據，實現兩種數據的并行解碼。 2.實現了具體模塊的設計：根據本文研究的要求，在比特流格式器模塊設計中提出了特有的解碼方式；在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現，大大減少了變長數據解碼的時間；IQ、IDCT模塊采用流水的設計方法，減少數據計算的時間：運動補償模塊，針對模塊數據運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件，通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證，取得了良好的解碼效果。整個設計采用Verilog HDL語言描述，通過了現場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試，本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。

標簽： MPEG2 FPGA 視頻解碼器

上傳時間： 2013-07-27

上傳用戶：ice_qi
數字電視傳輸系統中LDPC碼編碼器的研究與FPGA實現.rar

自香農先生于1948年開創信息論以來，經過將近60年的發展，信道編碼技術已經成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農限性能的優秀糾錯碼，并已在數字電視、無線通信、磁盤存儲等領域得到大量應用。目前數字電視已經成為最熱門的話題之一，用手機看北京奧運，已經成為每一個中國人的夢想。最近兩年我國頒布了兩部與數字電視有關的通信標準，分別是數字電視地面傳輸標準(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數字電視正與每個人走得越來越近，我國預期在2015年全面實現數字電視并停止模擬電視的播出。作為數字電視標準的核心技術之一的前向糾錯碼技術已經成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯編碼方式。本論文以目前最重要的三個與數字電視相關的標準：數字電視地面傳輸標準(DMB-TH)、手機電視標準(CMMB)以及數字衛星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現了前兩個標準的編碼芯片，實現了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。

標簽： LDPC FPGA 數字電視

上傳時間： 2013-07-07

上傳用戶：327000306
基于軟件無線電的16QAM調制解調器設計與FPGA實現.rar

本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。

標簽： FPGA QAM 16

上傳時間： 2013-07-10

上傳用戶：kennyplds
基于FPGA的TS流復用器及其接口的設計與實現.rar

在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。

標簽： FPGA TS流復用器

上傳時間： 2013-08-03

上傳用戶：gdgzhym