嵌入式人臉識別系統建立在嵌入式操作系統和嵌入式硬件系統平臺之上,具有起點高、概念新、實用性強等特點。它涉及嵌入式硬件設計、嵌入式操作系統應用開發、人臉識別算法等領域的研究；嵌入式人臉識別系統攜帶方便、安裝快捷、機動性強,可廣泛應用于各類門禁系統、戶外機動布控的實時監測等特殊場合,因此對嵌入式人臉識別的研究工作具有突出的理論意義和廣泛的應用前景。 本文是上海市經委創新研究項目《射頻識別RFID系統-自動識別和記錄人群的身份》(編號：04-11-2)與上海市科委AM基金項目《基于ARM和RFID芯片的自組織安全監控系統的研制》(編號：0512)的主要研究內容之一。論文從構建自動人臉識別系統所需解決的若干關鍵問題入手,重點探討了基于嵌入式ARM微處理器的實時人臉檢測、關鍵特征定位、高效的人臉特征描述、魯棒的人臉識別分類器及自動人臉識別系統設計等問題的研究。論文的主要工作和創新點表現在以下方面： 1實現了結合膚色校驗的Haar特征級聯分類器嵌入式實時人臉檢測,提出了基于人臉約束的人眼Haar特征RSVM級聯分類器人眼檢測算法和基于遮罩掩磨與橢圓擬合的瞳孔定位算法。 復雜背景中的人臉檢測是自動人臉識別系統首先要解決的關鍵問題,通過對基于膚色模型和基于Haar特征級聯強分類器的人臉檢測算法的分析研究,綜合兩個算法的優點,提出了基于膚色模型校驗和Haar特征級聯強分類器的嵌入式實時人臉檢測算法。實驗結果表明,該算法不僅解決了復雜背景中的類膚色和類人臉結構問題,而且具有較高的檢測率和較快的檢測速度,同時對光照、尺度等變化條件下的人臉檢測也具有較強的魯棒性。 人眼檢測與瞳孔定位在人臉歸一化和有效人臉特征抽取等方面起著非常重要的作用,為了快速檢測人眼并精確定位人眼瞳孔中心,論文提出了基于人臉約束的人眼Haar特征RSVM級聯分類器人眼檢測算法和基于遮罩掩磨與橢圓擬合的瞳孔定位算法,首先利用人眼檢測分類器在人臉區域內完成對人眼位置的檢測,然后通過對檢測到的人眼進行遮罩掩磨、簡單圖像形態學變換及橢圓擬合實現瞳孔中心的精確定位。測試結果表明該算法只需幾百毫秒便能完成人眼檢測與瞳孔中心定位整個過程,在保證檢測速度較快的同時,還能確保較高的定位精度。 2 針對傳統線性判別分析法存在的小樣本問題(sss),通過調整Fisher判別準則,實現了自適應線性判別分析算法及相應的人臉識別方法人臉識別中的小樣本問題使線性判別分析算法的類內散布矩陣發生嚴重退化,導致問題無法求解。本文在人臉識別小樣本問題的基礎上,通過調整Fisher判別準則,利用類間散布矩陣的補空間巧妙地避開類內散布矩陣的求逆運算,通過訓練集每類樣本的樣本數信息自適應改變調整參數,實現了自適應線性判別分析算法,實驗結果表明,該算法能有效解決人臉識別中的小樣本問題。 3 提出了基于有效人臉區域的Gabor特征抽取算法,有效地解決了Gabor特征抽取維數過高的問題。 Gabor小波對圖像的光照、尺度變化具有較強魯棒性,是一種良好的人臉特征表征方法。但維數過高的Gabor特征造成應用系統的維數災難,為解決Gabor特征的維數災難問題,論文第四章提出了基于有效人臉區域的Gabor特征抽取算法,該算法不僅有效地降低了人臉特征向量維數,縮小了人臉特征庫的規模,同時降低了核心算法的時間和空間復雜度,而且具有與傳統Gabor特征抽取算法同樣的魯棒性。 4 結合有效人臉區域的Gabor特征抽取、自適應線性判別分析算法和基于支持向量機分類策略,提出并實現了基于支持向量機的嵌入式人臉識別和嵌入式人像比對系統支持向量機通過引入核技巧對訓練樣本進行學習構造最小化錯分風險的最優分類超平面,不僅具有強大的非線性和高維處理能力,而且具有更強的泛化能力。本文研究了支持向量機的多類分類策略和訓練方法,并結合論文中提出的基于有效人臉區域的Gabor特征提取算法、自適應線性判別分析算法,首次在基于Windows CE操作系統的嵌入式ARM平臺中實現了具有較強魯棒性的嵌入式自動人臉識別系統和嵌入式人像比對系統。 5 提出并初步實現了基于客戶機/服務器結構無線網絡模型的遠距離人臉識別方案為解決嵌入式人臉識別系統在海量人臉庫中進行識別的難題,論文提出并初步實現了基于客戶機/服務器結構無線網絡模型的嵌入式遠距離人臉識別方案。 客戶機(嵌入式平臺)完成對人臉圖像的檢測、歸一化處理和人臉特征提取,然后通過無線網絡將提取后的人臉特征數據傳輸到服務器端,由服務器在海量人臉庫中完成人臉識別,并將識別后的結果通過無線網絡傳輸到客戶機顯示輸出,從而實現基于客戶機/服務器無線網絡模型的嵌入式遠距離人臉識別方案。 6 結合我們開發的基于ARM的嵌入式自動人臉識別系統和嵌入式人像比對系統,從系統設計的角度探討了在嵌入式系統中進行人臉識別應用設計的思路及應該注意的問題雖然嵌入式人臉識別系統的性能很大程度上取決于高效的人臉特征描述和魯棒的人臉識別核心算法。但是,嵌入式系統的設計思想對嵌入式人臉識別系統的性能影響同樣值得重視。本文第六章重點闡述了嵌入式自動人臉識別應用系統的設計思路,并結合我們自主開發的嵌入式自動人臉識別系統和嵌入式人像比對系統從系統設計的角度探討了嵌入式人臉識別應用系統設計中應該注意的關鍵技術問題。 結合本文提出的算法我們在PC上完成對人臉識別分類器的訓練,然后在嵌入式ARM開發平臺上實現了嵌入式自動人臉識別、嵌入式人像比對兩個便攜式人員身份認證系統,經測試運行效果良好。所提出的人臉識別算法不僅具有一定的理論參考價值,而且對于嵌入式系統應用開發、AFR應用系統開發也具有一定的借鑒意義。
上傳時間： 2013-05-18
上傳用戶：我們的船長
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器，也可以集成到大規模ASIC通信芯片中，作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在，本文在加一比一選模塊中采用了全并行結構的設計方法，這種方法雖然增加了硬件的使用面積，卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法，與寄存器交換法相比，回溯算法更適用于FPGA開發設計。為了提高譯碼性能，減小譯碼差錯，本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀，在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同，FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現，這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現，本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間： 2013-04-24
上傳用戶：181992417
作為一項正在興起的無線應用服務,無線局域網已在機場、校園、會議室、甚至在家庭都有所應用.它正叩開高速無線數據業務市場的大門.目前,無線局域網仍處于眾多標準共存時期.每一標準的背后都有大公司或者大集團的支持.在眾多無線局域網協議中IEEE802.11a協議是很有特色的一個,它的優勢在于采用了正交頻分復用(OFDM)方式來傳輸數據,該技術可幫助提高速度和改進信號質量,并可克服干擾,因此得到眾多關注.為了讓這種高速的局域網真正應用到實際中,我們的項目就是要在硬件上實現基于IEEE802.11a協議的OFDM系統的發射機和接收機,而本文的主要工作就是用FPGA實現這個系統的內接收機.內接收機主要包括同步估計和信道估計.但是目前OFDM系統中包括同步、信道編碼、信道估計、用戶檢測、降低峰均比等一些關鍵技術在具體實現上還存在著一些困難.許多文獻對這些關鍵技術基本停留在理論上的討論,與具體的實現還存在很大的差距.因此本文通過研究同步和信道估計的多種算法的性能和其實現的復雜度,提出一種適合在IEEE802.11a協議環境下的同步算法和信道估計,用FPGA加以實現.首先本文總結了目前OFDM系統信道估計的算法.在此基礎上詳細的討論了基于IEEE802.11a協議的OFDM系統可以采用的信道估計方法:(1)提出了借助訓練序列的LS估計法和LS-average估計法,分別在AWGN信道和多徑信道對這兩種方法進行了比較,證明無論在哪種信道環境下后者性能都要好于前者.為了能夠進一步提高信道估計器的性能,在LS-average算法的基礎上提出了消噪算法(NRA).(2)提出了借助導頻的DFT插值算法.其次本文總結了目前OFDM系統同步的算法.OFDM系統同步包括定時同步和載波同步,其中定時同步又分為符號同步和抽樣同步.本文主要是研究定時同步,而載波同步只是簡單的討論,因為在這項目中這是另有負責人.本文針對基于IEEE802.11a協議的OFDM系統把定時同步分為粗定時同步和細定時同步.然后分別對粗定時同步和細定時同步進行了詳細的討論.其中對粗定時同步的方法有:利用短訓練序列和利用循環前綴,并對這兩種方法進行了比較.對細定時同步是利用導頻來跟蹤.最后根據前面兩章提出的算法所分析的結果,以及突發OFDM系統的信號和信道特征,選取了其中一種信道估計算法和定時同步算法,結合合作伙伴所提出的載波同步算法一起用FPGA實現整個基于IEEE802.11a協議的OFDM系統的內接收機,并分別測試了各個模塊的性能以及綜合模塊的性能.
上傳時間： 2013-05-26
上傳用戶：zhengzg
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-04
上傳用戶：libenshu01
航天測控通信網是航天工程的重要組成部分。迄今為止，我國已建成“C頻段測控網”，及正在建設的“S頻段測控網”和“TDRSS測控網”。測距單元是測控系統基帶設備中的重要功能單元，為航天飛行器提供定位元素。目前，在航天測距系統中側音測距技術具有最高的測距精度。本文以中國電子科技集團第十研究所某項目為背景，對側音測距系統中的關鍵技術進行了詳細的研究，提出了一些改進測距精度的方法，最后用FPGA實現了側音測距功能單元。 本論文主要完成以下工作： 1)完成了直接數字頻率合成的雜散分析。采用嚴格的信號分析方法，運用離散傅立葉變換(DFT)和傅立葉變換(FT)，推導了理想狀態和相位截短條件下的DDS輸出頻譜的數學表達式，并利用systemview仿真軟件建立了DDS相位截短模型，通過仿真驗證了分析結論的正確性。 2)改進了TT&C系統中經典的FFT頻率引導算法，增加了頻譜對稱性分析，在實現頻率引導的同時完成了防載波頻率錯鎖的功能。 3)首次采用基于正交雙通道相關原理的數字相關相位估計法來實現次側音匹配和解模糊，降低了設備復雜度，提高了測距精度。針對低信噪比的情況，提出了基于平滑濾波的數據處理方法，提高了相位測量精度。對測距信道中加限幅器導致的測距信號信噪比惡化程度做了深入的理論分析。最后，分析了測距誤差，并對其中一些引起測距誤差的因素提出了改善方法。 通過本論文的工作，成功的完成了TT&C側音測距終端的研制，系統現已通過測試，達到系統任務書的各項指標要求。
上傳時間： 2013-04-24
上傳用戶：assss
本文以直接頻率合成和偽隨機碼的設計與實現為中心，對擴頻通信的基本理論、信號源的總體結構、載波調制、濾波器設計等問題進行了深入的分析和研究，并給出了模塊的硬件實現方案。 首先介紹了FPGA技術的發展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數字式頻率合成器(DDS)實現低相位噪聲、高分辨率、高精度和高穩定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統的擴頻碼序列，并選取了符合本系統使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現電路。 對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現。分析與研究了射頻寬帶濾波器應具有的傳輸特性，通過分析巴特沃思濾波器、切比雪夫濾波器、橢圓濾波器和貝塞爾濾波器這幾種濾波器的頻譜特性，設計了發生器射頻寬帶濾波器。最后給出具體設計實現了的信號發生器的輸出波形。
上傳時間： 2013-04-24
上傳用戶：greethzhang
在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。
上傳時間： 2013-04-24
上傳用戶：zhenyushaw
人體血液成份的無創檢測是生物醫學領域尚未攻克的前沿課題之一，動態光譜法在理論上克服了其它檢測方法難以逾越的障礙——個體差異和測量條件對檢測結果的影響。實現動態光譜檢測，其關鍵在于采集多波長的光電容積脈搏波信號，并對其進行處理。針對動態光譜檢測中信號微弱、信噪比低、處理數據量大的特點，本文設計了基于FPGA和面陣CCD攝像頭的動態光譜數據采集與預處理系統，提高檢測精度，采集出滿足動態光譜信號提取要求的光電脈搏波；并對動態光譜頻域提取法的核心算法FFT的FPGA實現進行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規光柵光譜儀中的光電接收器，實現對多波長的光電容積脈搏波的檢測。結合面陣CCD的二維圖像特點，采用信號累加法去除噪聲，提高信號的信噪比。 創新性的提出一種不同于以往的信號累加方法——將處于同一行的視頻信號在采樣過程中直接累加，然后再進行傳輸和存儲。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號的信噪比，同時減小了數據的傳輸速度和傳輸量，降低了對存儲器容量的要求，改善了動態光譜信號檢測系統的性能。 針對面陣CCD攝像頭輸出的復合視頻信號的特點，設計視頻信號解調電路，得到高速、高精度的數字視頻信號和準確的視頻同步信號，用于后續的視頻信號采集與處理。 根據動態光譜信號檢測和視頻信號采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺，設計并實現了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預處理系統。該系統實現了視頻信號的精確定位，通過光譜信號的高速同行累加，實現了光電脈搏波信號的高精度檢測。系統采用基于FPGA的Nios II嵌入式處理器系統，通過對其應用程序的開發，可靠的實現了數據的采集、傳輸和存儲，提高了系統的集成度，降低了開發成本。 為實現動態光譜信號的頻域提取，研究了基于FPGA的FFT實現方案，對各關鍵模塊進行設計，為動態光譜信號的進一步處理打下良好的基礎。 最后，通過實驗證明了系統數據采集的正確性和信號預處理的可行性，得到了符合動態光譜信號提取要求的脈搏波信號。
上傳時間： 2013-04-24
上傳用戶：cknck
激光光譜探測是激光偵查、激光告警、污染物檢測等領域中采用的重要技術。通過對來襲激光的光譜特征進行識別，可以為光電對抗提供依據。本文在分析和研究現有激光光譜探測技術的基礎上，提出了通過非掃描M-Z干涉法來獲取激光信號的相干圖，并對該圖進行快速傅立葉變換，從而實時獲得激光光譜的技術。 在研究中，由M-Z干涉具形成的激光干涉條紋經CCD相機轉換后以時間序列依次輸出電信號，該時間序列的快速傅立葉變換用FPGA實現。論文依據告警系統響應時間和信噪比的要求，確定了探測器陣列的結構類型和有關參數；設計了CCD相機和FPGA的接口電路；編寫了數據傳輸和存儲模塊。 在快速傅立葉變換的實現上，首先確定了采用基2按時間抽取的方法作為實現算法；應用型號為XC3S400的FPGA芯片，依靠ISE8.1軟件開發平臺，用硬件語言編寫了精度為10位，序列長度為512點的快速傅里葉變換程序，并將所有程序成功下載到FPGA的配置芯片中。 此外，論文還設計了顯示、電壓轉換、FPGA配置電路。最后，對設計的快速傅里葉變換模塊進行了測試，將FPGA運算結果與理論計算結果進行了比較，結果表明FPGA計算結果達到應有的精度，運行速度可以滿足激光光譜的實時探測要求。
上傳時間： 2013-08-04
上傳用戶：hzy5825468
采用現場可編程門陣列(FPGA)可以快速實現數字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協商的性能驅動的布線算法PathFinder，一種快速的時延驅動的布線算法VPR430和一種協商A
上傳時間： 2013-05-18
上傳用戶：ukuk
