用verilog設(shè)計(jì)密勒解碼器 一、題目： 設(shè)計(jì)一個(gè)密勒解碼器電路 二、輸入信號(hào)： 1． DIN：輸入數(shù)據(jù) 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復(fù)位信號(hào)，低有效 三、輸入信號(hào)說明： 輸入數(shù)據(jù)為串行改進(jìn)密勒碼，每個(gè)碼元持續(xù)時(shí)間為8μs，即16個(gè)CLK時(shí)鐘；數(shù)據(jù)流是由A、B、C三種信號(hào)組成； A：前8個(gè)時(shí)鐘保持“1”，接著5個(gè)時(shí)鐘變?yōu)椤?”，最后3個(gè)時(shí)鐘為“1”。 B：在整個(gè)碼元持續(xù)時(shí)間內(nèi)都沒有出現(xiàn)“0”，即連續(xù)16個(gè)時(shí)鐘保持“1”。 C：前5個(gè)時(shí)鐘保持“0”，后面11個(gè)時(shí)鐘保持“1”。 改進(jìn)密勒碼編碼規(guī)則如下： 如果碼元為邏輯“1”，用A信號(hào)表示。 如果碼元為邏輯“0”，用B信號(hào)表示，但以下兩種特例除外：如果出現(xiàn)兩個(gè)以上連“0”，則從第二個(gè)“0”起用C信號(hào)表示；如果在“通信起始位”之后第一位就是“0”，則用C信號(hào)表示，以下類推； “通信起始位”，用C信號(hào)表示； “通信結(jié)束位”，用“0”及緊隨其后的B信號(hào)表示。 “無數(shù)據(jù)”，用連續(xù)的B信號(hào)表示。
標(biāo)簽： verilog 2MHz DIN CLK
上傳時(shí)間： 2013-12-02
上傳用戶：wang0123456789
dsp實(shí)驗(yàn)測(cè)試程序,包括指令實(shí)驗(yàn)、存儲(chǔ)器、串口、同步串口、步進(jìn)電機(jī)、硬件中斷、定時(shí)器、交通燈、直流電機(jī)、濾波器、正弦波發(fā)生器、語音錄放、EXAM_C、顯示屏
標(biāo)簽： EXAM_C dsp 實(shí)驗(yàn) 串口
上傳時(shí)間： 2015-09-26
上傳用戶：水口鴻勝電器
SPBA01B是由凌陽(yáng)公司開發(fā)的可級(jí)連的單片I0、總線擴(kuò)展芯片。它具有使用簡(jiǎn)單、擴(kuò)展能力強(qiáng)、性價(jià)比高的特點(diǎn)。本程序?qū)崿F(xiàn)了如何利用SPBA01B來對(duì)SPCE061A進(jìn)行IO擴(kuò)展。
上傳時(shí)間： 2014-01-21
上傳用戶：lindor
本文詳細(xì)介紹了制作電路板的方法及步驟. 實(shí)驗(yàn)板的功能 這個(gè)實(shí)驗(yàn)板可以做如下實(shí)驗(yàn)： 1．可以進(jìn)行運(yùn)算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實(shí)驗(yàn) 2．可以進(jìn)行觸發(fā)器、寄存器、計(jì)數(shù)器和一般時(shí)序電路的實(shí)驗(yàn) 3．可以進(jìn)行頻率計(jì)電路、時(shí)鐘電路、計(jì)時(shí)電路、交通燈等復(fù)雜數(shù)字系統(tǒng)的實(shí)驗(yàn) 4．加擴(kuò)展板可以進(jìn)行A/D、D/A、串行E2ROM和8031單片機(jī)等方面的實(shí)驗(yàn)
標(biāo)簽： 實(shí)驗(yàn)板 實(shí)驗(yàn) 詳細(xì)介紹 電路板
上傳時(shí)間： 2015-10-02
上傳用戶：colinal
matlab繪圖教程（1、 學(xué)習(xí)MATLAB的各種二維繪圖； 2、 學(xué)習(xí)MATLAB的三維繪圖； 3、 MATLAB的繪圖修飾； 4、 基本句柄繪圖操作。 ）
上傳時(shí)間： 2014-01-19
上傳用戶：wangdean1101
本程序包括三個(gè)功能：按前序遍歷的方式創(chuàng)建二叉樹、前序遍歷顯示二叉樹、完全二叉樹的判斷。其中，#表示空樹
上傳時(shí)間： 2014-07-16
上傳用戶：TRIFCT
詞法分析程序。可實(shí)現(xiàn)對(duì)C語言的詞法分析,關(guān)鍵字32個(gè),包含了C的絕大部分運(yùn)算、限界符,主要是對(duì)文件進(jìn)行讀、寫操作,節(jié)省內(nèi)存消耗,是一個(gè)不錯(cuò)的詞法分析程序。
上傳時(shí)間： 2013-12-29
上傳用戶：h886166
delphi動(dòng)態(tài)構(gòu)造系統(tǒng) 程序可以幫助你動(dòng)態(tài)建立數(shù)據(jù)庫(kù)表、建立業(yè)務(wù)邏輯、 動(dòng)態(tài)建立操作界面、生成的操作界面還可以任意調(diào)整、 動(dòng)態(tài)的生成萬能查詢、動(dòng)態(tài)建立你所需要的各種報(bào)表
標(biāo)簽： 動(dòng)態(tài) delphi 操作界面
上傳時(shí)間： 2015-10-16
上傳用戶：妄想演繹師
用原理圖輸入法設(shè)計(jì)門電路 一、 實(shí)驗(yàn)?zāi)康? ◆通過一個(gè)簡(jiǎn)單的反向器的現(xiàn)實(shí)，初步了解CPLD開發(fā)的全過程。 ◆學(xué)會(huì)利用軟件仿真和硬件實(shí)現(xiàn)對(duì)數(shù)字電路的邏輯功能進(jìn)行驗(yàn)證和分析。 ◆能夠通過CPLD開發(fā)實(shí)現(xiàn)具有反向器功能的數(shù)字電路。 二、實(shí)驗(yàn)軟件主要功能的介紹...........
標(biāo)簽： 原理圖 輸入法 實(shí)驗(yàn) 反向器
上傳時(shí)間： 2014-11-29
上傳用戶：tfyt
BBS論壇的詳細(xì)設(shè)計(jì) 1、MVC中的視圖層的設(shè)計(jì) 2、MVC中的控制層的設(shè)計(jì) 3、MVC中的模型層設(shè)計(jì)----業(yè)務(wù)處理組件等
上傳時(shí)間： 2014-12-08
上傳用戶：xlcky
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
