專輯類-測試技術專輯-134冊-1.93G 安捷倫1690A邏輯分析儀資料-68.5M.zip
標簽： 1690A 68.5 zip 安捷倫
上傳時間： 2013-06-27
上傳用戶：diamondsGQ
專輯類-測試技術專輯-134冊-1.93G 現代網絡頻譜測量技術-173頁-8.1M.pdf
標簽： 173 8.1 網絡
上傳時間： 2013-04-24
上傳用戶：kr770906
專輯類-測試技術專輯-134冊-1.93G FLUKE-DSP-4000系列電纜分析儀用戶手冊-222頁-23.4M.pdf
標簽： FLUKE-DSP 4000 23.4 222
上傳時間： 2013-07-24
上傳用戶：czh415
專輯類-測試技術專輯-134冊-1.93G 邏輯分析儀XYZ-16頁-6.3M.pdf
標簽： XYZ 6.3 16
上傳時間： 2013-06-09
上傳用戶：zwei41
專輯類-數字處理及顯示技術專輯-106冊-9138M 頻譜理論及其在密碼學中的應用-212頁-3.5M.pdf
標簽： 212 3.5 頻譜
上傳時間： 2013-08-05
上傳用戶：sy_jiadeyi
MATLAB 頻譜分析的經典仿真，詳細的源程序及仿真文件
標簽： Matlab 頻譜分析
上傳時間： 2013-08-03
上傳用戶：ljthhhhhh123
軟件無線電（Software Defined Radio）是無線通信系統收發信機的發展方向，它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上，而不必過多關注電路實現。在進行數字處理時，常用的方案包括現場可編程門陣列（FPGA）、數字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統的首先方案。正是在這樣的前提下，本課題結合軟件無線電技術，研究并實現基于FPGA的數字收發信機。 @@ 本論文主要研究了發射機和接收機的結構和相關的硬件實現問題。首先，從理論上對發射機和接收機結構進行研究，找到收發信機設計中關鍵問題。其次，在理論上有深刻認識的基礎上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數字通信系統中的關鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上，設計了一種新的同步方法和相應的接收機結構，并以硬件電路將其實現。最后，針對所設計的硬件系統，本文還進行了充分的硬件系統測試。硬件測試的各項數據結果表明系統設計方案是可行的，基本實現了數字中頻收發機系統的設計要求。 @@ 本文中發射機系統是以Altera公司EP2C70F672C6為硬件平臺，接收機系統以Altera公司EP2S180F1020C3為硬件平臺。收發系統均是在Ouartus Ⅱ 8．0環境下，通過編寫Verilog HDL代碼和調用Altera IP core加以實現。在將設計方案落實到硬件電路實現之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結果的基礎上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后，可下載至硬件平臺進行調試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結合示波器和頻譜儀，得到硬件測試結果。 @@關鍵詞：SDR；數字收發機；FPGA；載波同步；符號同步
標簽： FPGA 數字中頻 收發信機
上傳用戶：diaorunze
本文主要研究了認知無線電頻譜感知功能的關鍵技術以及硬件實現方法。首先，提出了認知無線電頻譜感知功能的硬件實現框圖，包括射頻前端部分和數字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點介紹了數字信號處理部分的FPGA實現與驗證過程。 數字處理部分主要實現寬帶信號的短時傅立葉分析，將中頻寬帶數字信號通過基于多相濾波器組的下變頻模塊，實現并行多通道的數字下變頻，然后對每個信道進行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時頻關系。整個系統主要包括：延時抽取模塊、多相濾波器模塊、32點開關式流水線FFT模塊、滑動窗緩沖區、256點流水線FFT模塊等。 本設計采用Verilog HDL硬件描述語言進行設計，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統采用全同步設計，可穩定工作于200MHz，其分析帶寬高達65MHz，具有很高的使用價值。
標簽： FPGA 認知無線電 感知功能
上傳時間： 2013-07-09
上傳用戶：liuchee
數字濾波器是現代數字信號處理系統的重要組成部分之一。ⅡR數字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。 本文研究了ⅡR數字濾波器的常用設計方法，在分析各種ⅡR實現結構的基礎上，利用MATLAB針對并聯型結構的ⅡR數字濾波器做了多方面的仿真，從理論分析和仿真情況確定了所要設計的ⅡR數字濾波器的實現結構以及中間數據精度。然后基于FPGA的結構特點，研究了ⅡR數字濾波器的FPGA設計與實現，提出應用流水線技術和并行處理技術相結合的方式來提高ⅡR數字濾波器處理速度的方法，同時又從ⅡR數字濾波器的結構特性出發，提出利用ⅡR數字濾波器的分解技術來改善ⅡR濾波器的設計。在ⅡR實現方面，本文采用Verilog HDL語言編寫了相應的硬件實現程序，將內置SignalTap Ⅱ邏輯分析器的ⅡR設計下載到FPGA芯片，并利用Altera公司的SignalTap Ⅱ邏輯分析儀進行了定性測試，同時利用HP頻譜儀進行定性與定量的觀測，仿真與實驗測試結果表明設計方法正確有效。
標簽： FPGA IIR 數字
上傳用戶：rockjablew
介紹了光電測速傳感器的組成,分析了該傳感器的工作原理。在分析該傳感器信號的基礎上,用SD2380 動態分析儀作了頻譜分析。設計了相應的信號調理電路,并據此制作了車速儀,其準確度高,實用性強。
標簽： 光電測速 傳感器 信號調理電路
上傳用戶：xymbian
蟲蟲下載站版權所有 京ICP備2021023401號-1
