国产伦久视频在线观看,亚洲自拍偷拍网站,欧美少妇xxx

風(fēng)光互補發(fā)電系統(tǒng)

使用向量訊號產生器來提升收發器測試速度

收發器乃新型通訊系統的基本組件，可以用於各種不同裝置包括手機、收發器乃新型通訊系統的基本組件，可以用於各種不同裝置包括手機、收發器乃新型通訊系統的基本組件，可以用於各種不同裝置包括手機、 WLANWLANWLANWLAN網路橋接器與蜂巢式基礎建設。

標簽： 向量訊號產生器收發器測試速度

上傳時間： 2013-10-12

上傳用戶：ligi201200
一般認為Windows CE是一個適合嵌入式應用的通用作業系統

一般認為Windows CE是一個適合嵌入式應用的通用作業系統，然而，從系統的角度來看，Windows CE並不只是一個作業系統，它還包括對多種目標處理器以及週邊設備的支援，並提供了系統開發工具、應用開發工具、整合的應用程式

標簽： Windows 嵌入式系統

上傳時間： 2015-07-01

上傳用戶：asasasas
本書分為上篇、中篇和下篇三個部分

本書分為上篇、中篇和下篇三個部分，上篇為Windows CE結構分析，中篇為Windows CE情景分析，下篇為實驗手冊。每一篇又劃分為若干章。上篇包含有引言，Windows CE體系結構，處理器排程，儲存管理，檔案系統和設備管理等六章。中篇包含有系統初始化，處理器排程過程，分頁處理，檔案處理和驅動器載入等五章。下篇包含有Windows CE應用程式開發，Windows CE系統開發，評測與總結以及實習等四章。上篇的重點在於分析Windows CE kernel的結構以及工作原理。這個部分是掌握Windows CE作業系統的基礎。中篇重點在於分析Windows CE kernel的實際運行過程。如果說上篇是從靜態的角度分析Windows CE kernel，那麼中篇則是試圖從動態的角度給讀者一個有關Windows CE kernel的描述。希望讀者能夠通過對中篇的閱讀理解，在頭腦中形成有關Windows CE kernel的多方位的運作情景。下篇著重於有關Windows CE的應用。對理論的掌握最終要應用到實務中。

標簽： 分

上傳時間： 2013-12-23

上傳用戶：FreeSky
uC/OS-II是源碼公開的實時嵌入式內核

uC/OS-II是源碼公開的實時嵌入式內核，其性能完全可以與商業產品競爭。自1992年以來，全世界成千上萬的開發者已經成功地將uC/OS-II應用於各種系統。此份即為 uCOS-II 2.8源碼

標簽： OS-II uC 嵌入式

上傳時間： 2013-11-25

上傳用戶：2404
本文件雖已力求正確

本文件雖已力求正確，然而無法保證所有操作／設定範例，都可以順利的在您的系統上面進行。如果您依照本文件的說明而使您的系統發生任何問題或損失，作者都將不負任何責任。希望由於本文的出現，能大量減少在網路上一再重複出現的問題："為什麼我不能輸入/看到中文?"，"為什麼我 xxxx 裝不起來?" 等等。雖然我也了解這是不太可能的...

標簽： 正

上傳時間： 2013-12-19

上傳用戶：wang5829
Fortran - Tóm tắ t nộ i dung mô n họ c Các khái niệ m và yế u tố

Fortran - Tóm tắ t nộ i dung mô n họ c Các khái niệ m và yế u tố trong ngô n ngữ lậ p trình FORTRAN. Các câ u lệ nh củ a ngô n ngữ FORTRAN. Cơ bả n về chư ơ ng chư ơ ng dị ch và mô i trư ờ ng lậ p trình DIGITAL Visual Fortran. Viế t và chạ y các chư ơ ng trình cho các bài toán đ ơ n giả n bằ ng ngô n ngữ FORTRAN.

標簽： Fortran 7855 7897 7885

上傳時間： 2013-12-25

上傳用戶：songrui
在嵌入系統中將系統從IDLE喚起

在嵌入系統中將系統從IDLE喚起，開發環境為EVC

標簽： IDLE 系統

上傳時間： 2014-01-24

上傳用戶：ecooo
越南山陽港暨臺塑河靜鋼廠安防系統規畫

文件中規劃進行多系統的整合應用，包含了～～～微型雷達偵測系統熱感紅外線攝影機可見光紅外線攝影機無線網路傳輸應用後端警報管理平臺

標簽： 安防系統規畫建議

上傳時間： 2015-03-18

上傳用戶：戴斗笠的神秘人
高速電路設計詳細基礎理論知識

設計高速電路必須考慮高速訊號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計，因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分了解研究學習，進而才可設計出優良之教學教材及教具。

標簽： 高速電路

上傳時間： 2021-11-02

上傳用戶：jiabin
cadence-allegro16.6高級教程

主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1．在 OrCAD Capture 中設計好線路圖。2．然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3．把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4．在 Allegro 中進行 PCB 的 layout。 5．把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。

標簽： cadence allegro

上傳時間： 2022-04-28

上傳用戶：kingwide