半導體的產品很多，應用的場合非常廣泛，圖一是常見的幾種半導體元件外型。半導體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導體元件真正的的核心，是包覆在膠體或陶瓷內一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內部的晶片，圖三是以顯微鏡將內部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當引發過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發光二極體，其內部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負極的腳上，經由銲線連接正極的腳。當LED通過正向電流時，晶片會發光而使LED發亮，如圖六所示。 半導體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產品，稱為IC封裝製程，又可細分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節中將簡介這兩段的製造程序。
上傳時間： 2013-11-04
上傳用戶：372825274
這個程序是一個Win32程序，計算Fibonacci斐波納契數列(一種整數數列, 其中每數等于前面兩數之和)。其定義是f(1) = 1，f(2) = 2，并且當n>2時， f(n) = f(n-1) + f(n-2)。源代碼種給出了三種計算方法。第一種方法用遞歸，第二種方法用大數組，第三種方法用小數組。此外，這個程序還具備多線程特性，所以在運算時可以做其它操作。代碼用到了以前創建的Win32類。測試為發現bug和內存溢出。
上傳時間： 2015-01-11
上傳用戶：GHF
模擬退火算法 模擬退火算法(Simulated Annealing,簡稱SA算法)是模擬加熱熔化的金屬的退火過程，來尋找全局最優解的有效方法之一。 模擬退火的基本思想和步驟如下： 設S＝{s1,s2,…,sn}為所有可能的狀態所構成的集合， f：S—R為非負代價函數，即優化問題抽象如下： 尋找s*∈S，使得f(s*)＝min f(si) 任意si∈S （1）給定一較高初始溫度T，隨機產生初始狀態S （2）按一定方式，對當前狀態作隨機擾動，產生一個新的狀態S’ S’＝S＋sign(η).δ 其中δ為給定的步長， η為[－1,1]的隨機數
標簽： Simulated Annealing 模擬退火算法 模擬
上傳時間： 2014-01-02
上傳用戶：gengxiaochao
stats 用于檢驗回歸模型的統計量，有三個數值：相關系數r2、F值、與F對應的概率p.相關系數r2越接近1，說明回歸方程越顯著；F > F1-α（k，n-k-1）時拒絕H0，F越大，說明回歸方程越顯著；與F對應的概率p 時拒絕H0，回歸模型成立.
上傳時間： 2014-01-18
上傳用戶：佳期如夢
信號與系統試驗報告 離散傅立葉變換（DFT）和頻譜分析 一、實驗內容 1、實驗題目 （1）編寫DFT、IDFT程序，并驗證其正確性（提示：可利用沖激函數進行驗證）。 （2）計算信號f(t)=e-at2sin(2∏ft)的離散傅立葉變換（DFT），求其振幅譜，相位譜、振幅最大值對應的頻譜（檢測主頻）以及對發f(t)進行DFT變換的結果實現IDFT變換，并畫出圖形。 參數選擇如下：頻率f =30HZ，a=f 2㏑(M),M=2.5 2、通過實驗理解信號振幅譜、相位譜的物理意義，掌握DFT、IDFT算法的實現方法。
上傳時間： 2016-06-13
上傳用戶：sammi
動態規劃的方程大家都知道，就是 f[i,j]=min{f[i-1,j-1],f[i-1,j],f[i,j-1],f[i,j+1]}+a[i,j] 但是很多人會懷疑這道題的后效性而放棄動規做法。 本來我還想做Dijkstra，后來變了沒二十行pascal就告訴我數組越界了……（dist:array[1..1000*1001 div 2]...） 無奈之余看了xj_kidb1的題解，剛開始還覺得有問題，后來豁然開朗…… 反復動規。上山容易下山難，我們可以從上往下走，最后輸出f[n][1]。 xj_kidb1的一個技巧很重要，每次令f[i][0]=f[i][i],f[i][i+1]=f[i][1]（xj_kidb1的題解還寫錯了）
上傳時間： 2014-07-16
上傳用戶：libinxny
從鍵盤讀入一個四位的十六進制數，CRT顯示等值的二進制數. 由于每個十六進制數位對應4個二進制，所以每讀入一個十六進制位后，即可將其對應的4個二進制位依次輸出。由于數字‘０’~ ‘９’的ASCⅡ碼為30H～39H,字母‘a’～‘f’與 ‘A’～‘F’的ASCⅡ碼為61H～66H 與41H～46H ，因此，如果輸入的字母為數字‘０’～‘９’，則其低４位即為對應的二進制位；如果輸入的字符為字母‘ａ’～‘ｆ’或‘Ａ’～‘Ｆ’，則需要減７，然后通過移位將低４位依次輸出。
上傳時間： 2014-01-24
上傳用戶：yzhl1988
VFD-A 內部的參數資料可使用內部 RS-485 串聯通訊介面，設定及修改並可控制交流電機驅動 器運轉及監測交流電機驅動器的運轉狀態，可提高自動化的能力。
上傳時間： 2013-12-24
上傳用戶：invtnewer
利用花指令擾亂Cracker，以達到保護軟件的作用。 本工具可以自定義花指令，有三種模式，如下： １、隨機插入花指令 ２、指定插入固定的花指令 ３、全部插入花指令 使用方法： 1、請自行在 JunkData.mdb 數據庫中添加花指令 2、在您要放花指令的地方寫：{$F Junk} 3、{$F Junk} 為花指令標記 4、用本工具處理后，重新編譯即可。
上傳時間： 2013-12-27
上傳用戶：Altman
設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分 了解研究學習，進而才可設計出優良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
<sub id="pfwae"></sub>