中興通訊硬件一部巨作－信號完整性 近年來，通訊技術、計算機技術的發展越來越快，高速數字電路在設計中的運用越來 越多，數字接入設備的交換能力已從百兆、千兆發展到幾十千兆。高速數字電路設計對信 號完整性技術的需求越來越迫切。 在中、 大規模電子系統的設計中， 系統地綜合運用信號完整性技術可以帶來很多好處， 如縮短研發周期、降低產品成本、降低研發成本、提高產品性能、提高產品可靠性。 數字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設計工程師需要 通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干擾能力精確分配給各種 噪聲，經過精心設計和權衡，控制總噪聲不超過電路的抗干擾能力，保證產品性能的可靠 實現。 為了滿足中興上研一所的科研需要， 我們在去年和今年關于信號完整性技術合作的基 礎上，克服時間緊、任務重的困難，編寫了這份硬件設計培訓系列教材的“信號完整性” 部分。由于我們的經驗和知識所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評指正。 本教材的對象是所內硬件設計工程師， 針對我所的實際情況， 選編了第一章——導論、 第二章——數字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統設計， 相信會給大家帶來益處。同時，也希望通過我們的不懈努力能消除大家在信號完整性方面 的煩腦。 在編寫本教材的過程中，得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導和幫助，尤其在審稿時提出了很多建設性的意見，在此一并致謝！
上傳時間： 2013-11-03
上傳用戶：奇奇奔奔
摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發器RocketIO。基于ML505開發平臺構建了一個高速串行數據傳輸系統,重點說明了該系統采用RocketIO實現1. 25Gbp s高速串行傳輸的設計方案。實現并驗證了采用FPGA完成千兆串行傳輸的功能目標,為后續采用FPGA實現各種高速協議奠定了良好的基礎。關鍵詞: FPGA;高速串行傳輸; RocketIO; GTP 在數字系統互連設計中,高速串行I/O技術取代傳統的并行I/O技術成為當前發展的趨勢。與傳統并行I/O技術相比,串行方案提供了更大的帶寬、更遠的距離、更低的成本和更高的擴展能力,克服了并行I/O設計存在的缺陷。在實際設計應用中,采用現場可編程門陣列( FPGA)實現高速串行接口是一種性價比較高的技術途徑。
上傳時間： 2013-10-22
上傳用戶：semi1981
FOD8318是飛兆半導體生產的一款帶保護功能的IGBT驅動光耦，由于IGBT的特性決定了它需要在合適的條件下才能穩定的工作，因此各種保護電路的設計直接決定了整個器件的穩定性，為了降低開發人員的設計難度，IGBT驅動光耦廠商往往將各種保護電路直接集成到光耦內部，這為產品開發人員提供能極大的方便。
上傳時間： 2015-01-03
上傳用戶：tou15837271233
pcie基本概念及其工作原理介紹：PCI Express®（或稱PCIe®），是一項高性能、高帶寬，此標準由互連外圍設備專業組（PCI-SIG）制 訂，用于替代PCI、PCI Extended (PCI-X)等基于總線的通訊體系架構以及圖形加速端口（AGP）。 轉向PCIe主要是為了實現顯著增強系統吞吐量、擴容性和靈活性的目標，同時還要降低制造成本，而這 些都是基于總線的傳統互連標準所達不到的。PCI Express標準在設計時著眼于未來，并且能夠繼續演 進，從而為系統提供更大的吞吐量。第一代PCIe規定的吞吐量是每秒2.5千兆比特（Gbps），第二代規 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0標準已經支持8.0 Gbps的吞吐量。在PCIe標準繼續充分利 用最新技術來提供不斷加大的吞吐量的同時，采用分層協議也便于PCI向PCIe的演進，并保持了與現有 PCI應用的驅動程序軟件兼容性。 雖然最初的目標是計算機擴展卡以及圖形卡，但PCIe目前也廣泛適用于涵蓋更廣的應用門類，包括網絡 組建、通信、存儲、工業電子設備和消費類電子產品。 本白皮書的目的在于幫助讀者進一步了解PCI Express以及成功PCIe成功應用。 PCI Express基本工作原理 拓撲結構 本節介紹了PCIe協議的基本工作原理以及當今系統中實現和支持PCIe協議所需要的各個組成部分。本節 的目標在于提供PCIe的相關工作知識，并未涉及到PCIe協議的具體復雜性。 PCIe的優勢就在于降低了復雜度所帶來的成本。PCIe屬于一種基于數據包的串行連接協議，它的復雜度 估計在PCI并行總線的10倍以上。之所以有這樣的復雜度，部分是由于對以千兆級的速度進行并行至串 行的數據轉換的需要，部分是由于向基于數據包實現方案的轉移。 PCIe保留了PCI的基本載入-存儲體系架構，包括支持以前由PCI-X標準加入的分割事務處理特性。此 外，PCIe引入了一系列低階消息傳遞基元來管理鏈路（例如鏈路級流量控制），以仿真傳統并行總線的 邊帶信號，并用于提供更高水平的健壯性和功能性。此規格定義了許多既支持當今需要又支持未來擴展 的特性，同時還保持了與PCI軟件驅動程序的兼容性。PCI Express的先進特性包括：自主功率管理； 先進錯誤報告；通過端對端循環冗余校驗（ECRC）實現的端對端可靠性，支持熱插拔；以及服務質量（QoS）流量分級。
上傳時間： 2013-11-29
上傳用戶：zw380105939
一本浙江大學出版的《LINUX內核源代碼情景分析(浙大出版）》上下冊PDF版，毛德操、胡希明寫的那本，總共50兆。1500多頁，相信Linux愛好者都有一本，對那些沒錢的主兒這個也很好畢竟他一共要大約兩百塊。
上傳時間： 2013-11-29
上傳用戶：梧桐
AVR單片機的RS232通信演示程序，采用八兆晶振的傳輸字符串函數。
上傳時間： 2013-12-10
上傳用戶：星仔
本程序采用IIC通信方式，4兆PIC16F877 是ADS1100,ADS1110的通用程序。 剛通過。
上傳時間： 2014-08-11
上傳用戶：jennyzai
經過本人加全目錄的《LINUX內核源代碼情景分析(浙大出版）》上下冊，毛德操、胡希明著，總共50兆，1500頁，原PDF書籍目錄不全，閱讀很不方便，經過本人一番努力，將目錄整理加入，希望廣大讀者閱讀能更方便一些。
上傳時間： 2014-01-01
上傳用戶：阿四AIR
JTAG CPLD實現源代碼，比用簡單并口調試器快5倍以上。 以前總覺得簡單的并口jtag板速度太慢，特別是調試bootloader的時候，簡直難以忍受。最近沒什么事情，于是補習了幾天vhdl，用cpld實現了一個快速的jtag轉換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時5分鐘，現在則是50秒左右。tck的頻率還可以加倍，但是不太穩定，而且速度的瓶頸已經不在tck這里，而在通訊上面了。
上傳時間： 2015-05-16
上傳用戶：xsnjzljj
psp上的reader 這個是以月光老大的cnreader為基礎 增加了zip文件瀏覽功能，象瀏覽目錄一樣瀏覽zip文件。 zip內部的中文文件名可以正常顯示 修正了原版的cnreader不能顯示中文路徑名的問題（同處理中文文件名一樣處理）。 我只有1.5的，所以1.0沒有測試過。 zlib用的是網上流行的版本，可能是1.2.2版，這個版本已經確認了有一些安全問題，稍候后我會研究一下最新1.2.3版本。 我這樣做的原因是現在rip過的game都是正好放進512m的棒子里，結果為了幾兆空間不得不刪掉很多書，相當不爽的說。 這個版本最方便的是可以把很多書放進一個zip文件里，同時解決了中文文件名亂麻問題。 原版的cnreader之所以很大是因為他把字庫也整合進去了。 下一步是準備把字庫抽出來也進行zip處理。最大限度的減少占用的空間。 文檔表明zlib有內存內壓縮功能，就是管道處理，有興趣的朋友一起來研究一下吧 我沒有在看書的時候聽歌的習慣，我覺得那樣會讓我分心。所以下一步除了提取字庫之外只打算控制頻率以實現節能（到目前為止，我還沒有看到任何測試證明低頻率可以節能）通過動態調整頻率在節能和處理速度上達到平橫。
上傳時間： 2014-01-13
上傳用戶：zhliu007
