精品日韩在线一区,美女扒开腿让男人桶爽久久软,四虎av在线

飛行器

FPGA實現的SPI串行通信可以方便的與微控器建立通信

FPGA實現的SPI串行通信可以方便的與微控器建立通信

標簽： FPGA SPI 串行通信微控器

上傳時間： 2017-09-09

上傳用戶：維子哥哥
串口是目前最常用的一種串行通訊接口它是在年由美國電子工業協會聯合貝爾系統調制解調器廠家及計算機終端生產廠家共同制定的用于串行通訊的標準

串口是目前最常用的一種串行通訊接口它是在年由美國電子工業協會聯合貝爾系統調制解調器廠家及計算機終端生產廠家共同制定的用于串行通訊的標準

標簽： 串行通訊家串口接口

上傳時間： 2017-09-10

上傳用戶：ddddddos
并串轉換器：將并行輸入的信號以串行方式輸出

并串轉換器：將并行輸入的信號以串行方式輸出，這里要注意需先對時鐘進行分頻，用得到的低頻信號控制時序，有利于觀察結果（可以通過L燈觀察結果）

標簽： 轉換器并行信號串行方式

上傳時間： 2013-12-21

上傳用戶：jiahao131
并/串轉換器即并行輸入、串行輸出轉換器

并/串轉換器即并行輸入、串行輸出轉換器，例如一個8bit輸入的并/串轉換器，輸出時鐘頻率是輸入時鐘頻率的8倍，輸入端一個時鐘到來，8個輸入端口同時輸入數據；輸出端以8倍的速度將并行輸入的8bit串行輸出，至于從高位輸出還是從低位輸出，可以再程序中指定。

標簽： 轉換器并行串行輸入

上傳時間： 2014-01-21

上傳用戶：2467478207
制作MCS-51串行HEX調試器

0407、制作MCS-51串行HEX調試器

標簽：

上傳時間： 2014-04-09

上傳用戶：hmj0353
串行數據轉換器接口

串行數據轉換器接口，你需要的資源，你指的用歐

標簽： 串行數據轉換器接口

上傳時間： 2016-05-19

上傳用戶：胡文俊12
LTC2756 18位乘法串行輸入電流輸出數模轉換器DAC模塊ALTIUM原理圖+PCB文件

LTC2756 18位乘法串行輸入電流輸出數模轉換器DAC模塊ALTIUM原理圖+PCB文件，硬件4層板設計，大小為66mmx39mm，ALTIUM設計的工程文件，包括完整的原理圖和PCB文件，可以做為你的設計參考。原理圖器件列表： Library Component Count : 14 Name Description ---------------------------------------------------------------------------------------------------- AD8397ARDZ Imported Capacitor CAP.,1uF,X74,10V,10%,1206 Header 10X1 2.54 Header, 100mil, 2x1_1Header, 100mil, 2x1, Tin plated, TH Header, 100mil, 3x1 Header, 100mil, 3x1, Tin plated, TH KJDZ-2 快接端子 LT1012 LT1012 LT1360 LT1360 LTC2054_1 LTC2054 LTC2756AIG LTC2756AIG LTC6244 Imported LTC6655 LTC6655 Resistor RES.,1K OHMS,5%,1/16W,0603 SMA-KE CONNECTOR, SHEILDED, END LAUNCH JACK, GOLD PLATED, FOR 0.062 PCB, EDGE MOUNTED

標簽： 數模轉換器

上傳時間： 2021-12-22

上傳用戶：
帶諧波抑制功能的分布式發電并網逆變器的研究.rar

隨著“節能環?！备拍畹奶岢?，以解決電力緊張，環境污染等問題為目的的新能源利用方案得到迅速的推廣，使得分布式發電備受關注，即將成為世界各國重要的發電形式。帶有分布式電源的配電網及電力電子裝置的大量應用致使電能質量下降，如何將分布式發電系統的能量回饋至電網的同時有效改善電能質量是一個重要的問題，因此在分布式發電系統中起電能變換作用的逆變器成為研究的一個熱點。本篇主要以電壓型并網逆變器為研究對象，對并網逆變器的拓撲結構、控制策略、參數的選擇、并網實驗等方面作出了詳細的分析和研究。首先根據帶有分布式發電的配電網的特點提出一種新的諧波治理思路，即將改善電能質量的有源濾波技術結合到分布式逆變電源中，設計一種新型的多功能并網逆變器。用開關函數法建立了并網逆變器小信號數學模型，確定了以PI閉環調節為核心的復合控制策略，同時為了使輸出電流控制達到更好的效果，采用電網電壓前饋補償方法抵消電網電壓擾動對并網電流的影響；基于瞬時無功功率的id-iq諧波電流檢測算法能精確檢測和分離所需要的有功和諧波分量；基于DSP的軟件鎖相控制算法能實現并網電流與電網電壓同頻同相。其次對并網逆變器控制系統的軟硬件進行了分塊設計：對逆變系統的A/D轉換電路、逆變驅動電路、PWM信號發生電路等電路進行了詳細地分析和說明。利用DSP主控芯片TMS320LF2407A內部的SCI異步串行通信接口實現了逆變器的人機交互功能，利用其內嵌的CAN控制模塊實現了逆變器的并機通信功能；同時在TI DSP2000的運行環境下給出控制系統的主程序和周期中斷子程序流程。最后開發了以功率器件IPM構成的三相PWM變流橋主電路的多功能逆變電源實驗平臺和相關配套輔助電路，完成了逆變電源的輸出有功功率及消除諧波的實驗并給出了裝置樣機的實物圖以及實驗波形圖。驗證了逆變器工作原理分析的正確性和系統設計思路的可行性。本文所做工作拓寬了帶有分布式發電的配電網諧波治理的思路，對推動我國節能供電、新能源的利用以及改善電網電能質量等方面具有一定的理論意義和較強的實用價值。

標簽： 諧波抑制分布式發電并網逆變器

上傳時間： 2013-06-06

上傳用戶：amandacool
基于FPGA的通用異步收發器的設計.rar

通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。

標簽： FPGA 異步收發器

上傳時間： 2013-08-02

上傳用戶：rocketrevenge
基于FPGA的高速串行接口模塊仿真設計.rar

現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。

標簽： FPGA 高速串行接口模塊

上傳時間： 2013-04-24

上傳用戶：戀天使569