提出了一種基于FPGA的高階高速F IR濾波器的設計與實現方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設計,介紹了如何應用流水線技術來設計高階高速F IR濾波器,并且對所設計的\r\nFIR濾波器性能、資源占用進行了分析。
標簽： FPGA 濾波器 實現方法
上傳時間： 2013-08-31
上傳用戶：小火車啦啦啦
本文：采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C／A碼產生器。C／A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
標簽： FPGA GPS 模擬 動態
上傳用戶：pwcsoft
FPGAadvantage61Crack.rar is for MentorGraphics高端設計工具FPGAAdvantage
標簽： FPGAAdvantage 高端 設計工具
上傳時間： 2013-09-03
上傳用戶：黃蛋的蛋黃
DDS在現在運用月來越廣泛，在相對帶寬、頻率轉換時間、相位連續性、正交輸出、高分辨力以及集成化等方面都遠遠超過了傳統頻率合成技術所能達到的水平，為系統提供了優于模擬信號源的性能。利用DDS技術可以很方便地實現多種信號。在FPGA上實現的DDS
標簽： DDS
上傳時間： 2013-09-05
上傳用戶：qwer0574
高質量C_C編程指南一本網絡上流行的書籍
標簽： C_C 高質量 編程指南 書籍
上傳時間： 2013-09-09
上傳用戶：vmznxbc
高數下冊期末試題
標簽： 高數 試題
上傳時間： 2013-12-19
上傳用戶：sglccwk
AD8397內置兩個電壓反饋型運算放大器，能夠以出色的線性度驅動高負載。共發射極、軌到軌輸出級的輸出電壓能力優于典型射隨輸出級，驅動25 負載時擺幅可以達到任一供電軌的0.5 V范圍以內。低失真、高輸出電流和寬輸出動態范圍使AD8397特別適合要求高負載上大信號擺幅的應用。
標簽： 8397 AD 軌到軌 放大器
上傳時間： 2013-12-22
上傳用戶：1417818867
基于CSMC的0.5 μmCMOS工藝，設計了一個高增益、低功耗、恒跨導軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結構作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態功耗僅為0.206 mW，驅動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
標簽： CMOS 增益 低功耗 軌到軌
上傳時間： 2013-11-04
上傳用戶：xlcky
針對于工業PLC模擬信號的采集和輸出，本文提出了一種基于ADuC7061的高精度模擬前端設計方案。該系統支持雙通道的PLC模擬信號輸入并提供一路PLC標準電流輸出。該系統在-10~70 范圍內達到0.2%的電壓測量精度和0.2%的電流輸出精度。硬件部分以ADuC7061作為測量和控制核心，配合外圍模擬調理電路完成模擬信號的調理、檢測和輸出，并通過隔離的SPI進行數據通信。軟件部分包括模擬信號采集轉換和通信，可以根據溫度變化自動校準。本設計具有精度高，軟件靈活，接口通用的特點，可以作為PLC模擬前端，廣泛應用于工業現場。
標簽： ADuC 7061 PLC 高精度
上傳時間： 2014-12-23
上傳用戶：windwolf2000
交調失真(IMD)是用于衡量放大器、增益模塊、混頻器和其他射頻元件線性度的一項常用 指標。二階和三階交調截點(IP2和IP3)是這些規格參數的品質因素，以其為基礎可以計算 不同信號幅度下的失真積。雖然射頻工程師們非常熟悉這些規格參數，但當將其用于ADC 時往往會產生一些困惑。本教程首先在ADC的框架下對交調失真進行定義，然后指出將 IP2和IP3的定義應用于ADC時必須采取的一些預防措施。
標簽： 012 ADC MT 交調失真
上傳時間： 2013-11-05
上傳用戶：Pzj
蟲蟲下載站版權所有 京ICP備2021023401號-1
