蜜桃视频www网站在线观看,免费电影一区,亚洲欧洲日韩综合二区

高亮度

基于FPGA的LED顯示屏同步控制系統(tǒng)的設(shè)計(jì)

自90年代以來，LED顯示屏的設(shè)計(jì)制造和應(yīng)用水平得到日益提高，LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏，到圖像顯示屏，一直到今天的全彩色視頻顯示屏的發(fā)展過程。在此發(fā)展過程中，無論在器件的性能(超高亮度LED顯示屏及藍(lán)色發(fā)光二極管等)和系統(tǒng)組成(計(jì)算機(jī)化的全動(dòng)態(tài)顯示系統(tǒng))等方面都取得了長足的進(jìn)步。 LED顯示屏相比與其它的平板顯示器，有其獨(dú)特的優(yōu)越性，比如：可靠性高、使用壽命長、環(huán)境適應(yīng)能力強(qiáng)、性價(jià)比高且成本低等特點(diǎn)，且隨著全彩屏顯示技術(shù)的日益完善，使得LED顯示屏在許多場合得到廣泛的應(yīng)用。本文詳細(xì)介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源，利用查表的方法實(shí)現(xiàn)伽瑪矯正的實(shí)現(xiàn)方案和實(shí)現(xiàn)4096級灰度的LED視頻顯示屏控制系統(tǒng)的設(shè)計(jì)原理。通過對等長時(shí)間實(shí)現(xiàn)4096級灰度方案的分析，得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限，提出采用變長時(shí)間和消影時(shí)間相結(jié)合的方案實(shí)現(xiàn)4096級灰度的方案及實(shí)現(xiàn)，這是在提高硬件成本以獲得成本，速度和亮度的折中。在此基礎(chǔ)上，提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果，并探討了低幀頻無閃爍LED全彩屏的實(shí)現(xiàn)方法；對一些可以提高LED顯示屏系統(tǒng)技術(shù)的新技術(shù)展開討論，為今后的動(dòng)態(tài)全彩色LED顯示屏具體實(shí)現(xiàn)打下堅(jiān)實(shí)的理論基礎(chǔ)。

標(biāo)簽： FPGA LED 顯示屏同步控制

上傳時(shí)間： 2013-04-24

上傳用戶：793212294
高質(zhì)量C編程指南

高質(zhì)量C編程指南是具有一定C基礎(chǔ)的，進(jìn)入更高層次的最佳選擇

標(biāo)簽： 高質(zhì)量編程指南

上傳時(shí)間： 2013-04-24

上傳用戶：wangrijun
LED顯示屏控制器的研究與開發(fā)

近年來，LED(light emitting diode，發(fā)光二極管)電子顯示屏作為一種高科技產(chǎn)品日益引起人們的重視。它可以實(shí)時(shí)顯示或循環(huán)播放文字、圖形和圖像信息，具有顯示方式豐富、觀賞性強(qiáng)、顯示內(nèi)容修改方便、亮度高、顯示穩(wěn)定且壽命長等多種優(yōu)點(diǎn)，被廣泛應(yīng)用于商業(yè)廣告、體育比賽、交通信息報(bào)導(dǎo)等諸多領(lǐng)域。 LED顯示屏的核心技術(shù)主要集中在控制器中。目前，大部分異步顯示屏采用的是8位或16位的微控制器，由于受到微處理器的處理速度、體系架構(gòu)、尋址范圍、外圍接口資源等諸多限制，已難以在要求顯示較多像素、顯示內(nèi)容幀頻較高、動(dòng)態(tài)顯示效果復(fù)雜的情況下得到良好的動(dòng)態(tài)視覺效果。針對以上情況，本文研究開發(fā)了一種全新的，由32位高性能ARM微處理器組成的LED顯示屏控制系統(tǒng)，就控制平臺、硬件結(jié)構(gòu)和軟件開發(fā)實(shí)現(xiàn)給出了驅(qū)動(dòng)部分和控制部分的詳細(xì)分析與設(shè)計(jì)。本文根據(jù)LED顯示屏在列車車廂和火車、汽車車站旅客導(dǎo)向系統(tǒng)中為應(yīng)用背景，結(jié)合LPC2138的功能特點(diǎn)和LED顯示屏的功能需求。詳細(xì)介紹了顯示屏控制系統(tǒng)中包括電源模塊、復(fù)位模塊、RS485通訊電路等主要模塊的設(shè)計(jì)。成功實(shí)現(xiàn)了數(shù)據(jù)掃描、數(shù)據(jù)發(fā)送、數(shù)據(jù)通訊等LED顯示屏所需的功能。結(jié)合控制系統(tǒng)RS485通訊協(xié)議和系統(tǒng)顯示的要求，分析了LED顯示屏通訊和控制系統(tǒng)的軟件開發(fā)流程。并詳細(xì)分析了顯示屏的靜、動(dòng)態(tài)圖文顯示軟件流程結(jié)構(gòu)；系統(tǒng)從上位機(jī)接受數(shù)據(jù)到信息顯示的整個(gè)軟件處理流程。最后本文分析了LED顯示屏控制系統(tǒng)研發(fā)中所遇到的幾個(gè)難點(diǎn)問題，包括：提高RS485總線可靠性和抗干擾問題、系統(tǒng)在頻繁更換內(nèi)容死機(jī)的問題、顯示內(nèi)容較多時(shí)視覺效果的處理問題，并給出了解決方法。經(jīng)過實(shí)際測試，本文所述LED顯示屏控制系統(tǒng)性能良好，工作穩(wěn)定可靠，易于維護(hù)升級，具有很高的性價(jià)比。

標(biāo)簽： LED 顯示屏控制器

上傳時(shí)間： 2013-05-28

上傳用戶：chongchong2016
高吞吐量LDPC碼編碼構(gòu)造及其FPGA實(shí)現(xiàn)

低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過對母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實(shí)現(xiàn)和誤碼性能的一種折中。新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡化了流水線結(jié)構(gòu)，由原先RU算法的6級降低為4級；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。通過在實(shí)驗(yàn)板上實(shí)測表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對應(yīng)的編碼算法，也必將成為信道編碼理論未來的研究重點(diǎn)。

標(biāo)簽： LDPC FPGA 吞吐量編碼

上傳時(shí)間： 2013-07-26

上傳用戶：qoovoop
高動(dòng)態(tài)GPS接收機(jī)CA碼的接收

GPS（全球定位系統(tǒng)）是美國建立的高精度衛(wèi)星定位導(dǎo)航系統(tǒng)，高動(dòng)態(tài)GPS接收機(jī)可應(yīng)用于衛(wèi)星、飛機(jī)、高速列車等許多場合。高動(dòng)態(tài)給GPS信號帶來很大的多普勒頻移和多普勒頻移變化率，普通民用接收機(jī)無法正常工作。適用于高動(dòng)態(tài)條件的接收機(jī)可以有效消除多普勒頻移及其變化率對信號接收的影響，提高導(dǎo)航定位精度。本文在深入研究GPS的系統(tǒng)組成、工作原理以及信號格式的基礎(chǔ)上，重點(diǎn)研究高動(dòng)態(tài)條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下： 1．深入研究擴(kuò)頻信號的各種捕獲算法，提出了一種適用于高動(dòng)態(tài)的基于FFT的C/A碼快速捕獲算法； 2．研究擴(kuò)頻碼跟蹤和載波跟蹤技術(shù)，設(shè)計(jì)了載波輔助的碼跟蹤環(huán)路——數(shù)字延遲鎖定環(huán)（DLL）及一種叉積自動(dòng)頻率跟蹤環(huán)（CPAFC）與科斯塔斯（Costas）環(huán)相結(jié)合的載波跟蹤方案，并在MATLAB環(huán)境下建立系統(tǒng)模型，對環(huán)路參數(shù)進(jìn)行了詳細(xì)的設(shè)計(jì)； 3．初步完成了GPS接收機(jī)基帶處理模塊核心單元的FPGA設(shè)計(jì)和功能仿真。

標(biāo)簽： GPS 動(dòng)態(tài) 接收機(jī) 接收

上傳時(shí)間： 2013-07-10

上傳用戶：suxuan110425
高清視頻編解碼系統(tǒng)控制模塊設(shè)計(jì)

在航空航天，遙感測量，安全防衛(wèi)以及家用影視娛樂等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤中。系統(tǒng)開發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。

標(biāo)簽： 高清視頻編解碼系統(tǒng)控制模塊設(shè)計(jì)

上傳時(shí)間： 2013-07-26

上傳用戶：shanml
基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)設(shè)計(jì)

基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)設(shè)計(jì):介紹一種基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)解決方案，該系統(tǒng)具有可編程設(shè)置、波形頻率和峰峰值等功能，從而解決DDS輸出波形峰峰值不能直接

標(biāo)簽： 9833 AD 高精度可編程

上傳時(shí)間： 2013-04-24

上傳用戶：ecooo
基于FPGA的全彩色LED同步顯示屏

LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級。

標(biāo)簽： FPGA LED 全彩色同步顯示

上傳時(shí)間： 2013-06-22

上傳用戶：jennyzai
基于FPGA的高分辨率圖像采集卡

隨著計(jì)算機(jī)科學(xué)和視頻技術(shù)的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,例如廣播電視的數(shù)字化、網(wǎng)絡(luò)視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計(jì)算機(jī)視頻應(yīng)用的前端設(shè)備,承擔(dān)著模擬視頻信號向數(shù)字視頻信號轉(zhuǎn)換的任務(wù),在多媒體時(shí)代占據(jù)著重要的位置.設(shè)計(jì)一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實(shí)用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設(shè)計(jì)的目標(biāo): 完成基于PCI總線的高分辨率圖像采集卡設(shè)計(jì).然后簡單介紹了本次設(shè)計(jì)用到的基本理論:數(shù)據(jù)采集理論,特別說明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術(shù)之間的關(guān)系. 圖像采集系統(tǒng)的基本構(gòu)成,是以數(shù)字信號處理器為核心,控制外圍的A/D、D/A轉(zhuǎn)換器和外圍存儲(chǔ)器.本文對比了當(dāng)下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點(diǎn),并根據(jù)系統(tǒng)實(shí)際需要,選用FPGA作為數(shù)字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設(shè)計(jì)方案. 圖像采集卡的硬件設(shè)計(jì)分為A/D前端模擬通道設(shè)計(jì)和FPGA數(shù)字信號傳輸及外圍電路設(shè)計(jì).本文重點(diǎn)介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細(xì)闡述.對圖像采集卡的PCB布局布線也有詳細(xì)說明. 圖像采集卡FPGA內(nèi)部程序構(gòu)成也是本文的一個(gè)重點(diǎn).本次的程序設(shè)計(jì)主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點(diǎn)在于對的SDRAM的連續(xù)讀寫控制和各個(gè)模塊間的協(xié)調(diào)工作.說明了.A/D采集數(shù)據(jù)從接收到存儲(chǔ)詳細(xì)過程,以及對SDRAM讀寫狀態(tài)機(jī)和PCI總線的操控. 最后介紹了硬件調(diào)試和FPGA程序驗(yàn)證結(jié)果.詳細(xì)說明了以Modelsim為平臺的前端功能仿真和后端時(shí)序仿真,以及以SignalTapⅡ?yàn)槠脚_,程序下載到FPGA中進(jìn)行的實(shí)時(shí)驗(yàn)證.結(jié)果表明整個(gè)圖像采集系統(tǒng)基本達(dá)到了系統(tǒng)設(shè)計(jì)中所給出的性能指標(biāo),證明了整個(gè)系統(tǒng)設(shè)計(jì)的正確性和合理性.

標(biāo)簽： FPGA 高分辨率圖像采集卡

上傳時(shí)間： 2013-04-24

上傳用戶：amandacool
一種高分辨率的單相交流調(diào)壓電源設(shè)計(jì)

摘要院提出了一種采用IPM大功率模塊實(shí)現(xiàn)的高分辨率調(diào)壓電源的設(shè)計(jì)方法。該方法采用粗堯細(xì)調(diào)節(jié)的方式實(shí)現(xiàn)了高分辨率的電壓調(diào)節(jié)。重點(diǎn)介紹了逆變方式下粗細(xì)調(diào)節(jié)部分相位一致問題，驗(yàn)結(jié)果表明這種方法切實(shí)可行。

標(biāo)簽： 高分辨率單相交流調(diào)壓電源設(shè)計(jì)

上傳時(shí)間： 2013-07-01

上傳用戶：linlin