亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

高壓真空斷路器機(jī)(jī)械

  • 基于FPGA技術(shù)的星載高速?gòu)?fù)接器設(shè)計(jì)

    隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速?gòu)?fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語言和可編程門陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語言對(duì)高速?gòu)?fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過編寫testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來自兩個(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速?gòu)?fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).

    標(biāo)簽: FPGA 星載 復(fù)接器

    上傳時(shí)間: 2013-07-17

    上傳用戶:wfl_yy

  • (2,1,9)軟判決Viterbi譯碼器的設(shè)計(jì)與FPGA實(shí)現(xiàn)

    卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法,它具有譯碼效率高、速度快等特點(diǎn),被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9,碼率為1/2,采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念,闡述了Viterbi算法的原理,重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素,在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器,并在Altera EP1C20 FPGA芯片上測(cè)試通過。本文的主要工作如下: 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式,對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化,以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式,和全并行的設(shè)計(jì)相比,在滿足譯碼速度的同時(shí),節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式,簡(jiǎn)化了控制模塊的邏輯電路,優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法,與傳統(tǒng)的寄存器交換法相比,減少了寄存器的使用,大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái),采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真,結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法,巧妙地利用了Matlab算法仿真程序的輸出結(jié)果,提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測(cè)試,最大運(yùn)行時(shí)鐘頻率110MHz,最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較,比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。

    標(biāo)簽: Viterbi FPGA 軟判決 譯碼器

    上傳時(shí)間: 2013-07-23

    上傳用戶:葉山豪

  • 基于FPGA采用PCM通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的研制

    本文研制的數(shù)據(jù)采集器,用于采集導(dǎo)彈過載模擬試車臺(tái)的各種參數(shù),來評(píng)價(jià)導(dǎo)彈在飛行過程中的性能,由于試車臺(tái)是高速旋轉(zhuǎn)體,其工作環(huán)境惡劣,受電磁干擾大,而且設(shè)備要求高,如果遇到設(shè)備故障或設(shè)備事故,其損失相當(dāng)巨大,保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上,選用了基于現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計(jì),其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計(jì),增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性,并且可以將整個(gè)PCM通信系統(tǒng)設(shè)計(jì)成可編程序系統(tǒng),用戶只要稍加變更程序,則系統(tǒng)的被測(cè)路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場(chǎng)合。并且采用合理的糾錯(cuò)和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對(duì)PCM通信的特點(diǎn)研究,研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個(gè)模塊的具體建模與設(shè)計(jì),系統(tǒng)采用的是FPGA技術(shù)來實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)處理,采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計(jì)。采用基于NiosII實(shí)現(xiàn)串口通訊,構(gòu)建了實(shí)時(shí)性和準(zhǔn)確性通信網(wǎng)絡(luò),實(shí)現(xiàn)了數(shù)據(jù)的采集。 測(cè)試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明,采用FPGA技術(shù)實(shí)現(xiàn)PCM信號(hào)的編碼、傳輸、解碼,能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯(cuò)可控、易加密、易與現(xiàn)代技術(shù)結(jié)合,并且誤碼率較低,要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。

    標(biāo)簽: FPGA PCM 通信實(shí)現(xiàn) 多路

    上傳時(shí)間: 2013-04-24

    上傳用戶:com1com2

  • 基于FPGA的DAB信道編碼器輸入接口的設(shè)計(jì)與實(shí)現(xiàn)

    電臺(tái)廣播在我們的社會(huì)生活中占有重要的地位。隨著我國(guó)廣播事業(yè)的發(fā)展,對(duì)我國(guó)廣播業(yè)開發(fā)技術(shù)、信號(hào)的傳輸質(zhì)量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現(xiàn)有技術(shù),以滿足人民群眾日益增長(zhǎng)的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺(tái)的數(shù)字廣播激勵(lì)器輸入接口的不足之處,根據(jù)歐洲ETS300799標(biāo)準(zhǔn),實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案,這種方案將復(fù)接器送來的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯(cuò)編碼,使得信號(hào)抗干擾能力大大加強(qiáng),提高了節(jié)目從演播室到發(fā)射臺(tái)的傳輸質(zhì)量,特別是實(shí)時(shí)直播節(jié)目要求信號(hào)質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼,對(duì)可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號(hào),通過其它方法替代原有信號(hào),對(duì)音質(zhì)影響不大,節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開發(fā)成本。 同時(shí),我們采用FPGA硬件開發(fā)平臺(tái)和VHDL硬件描述語言編寫代碼實(shí)現(xiàn)硬件功能,而不采用專用芯片實(shí)現(xiàn)功能,使得修改電路和升級(jí)變得異常方便,大大提高了開發(fā)產(chǎn)品的效率,降低了成本。 經(jīng)過軟件仿真和硬件驗(yàn)證,本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能,擴(kuò)展性較好,硬件資源開銷較小,具有實(shí)用價(jià)值。

    標(biāo)簽: FPGA DAB 信道 編碼器

    上傳時(shí)間: 2013-07-15

    上傳用戶:afeiafei309

  • 基于ARM控制的新型零電壓零電流全橋DCDC變換器的研制

    軟開關(guān)技術(shù)是電力電子裝置向高頻化、高功率密度化發(fā)展的關(guān)鍵技術(shù),已成為現(xiàn)代電力電子技術(shù)研究的熱點(diǎn)之一。微處理器的出現(xiàn)促進(jìn)了電力電子變換器的控制技術(shù)從傳統(tǒng)的模擬控制轉(zhuǎn)向數(shù)字控制,數(shù)字控制技術(shù)可使控制電路大為簡(jiǎn)化,并能提高系統(tǒng)的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級(jí)箝位ZVZCS PWM DC/DC變換器,其反饋控制采用數(shù)字化方式。 論文分析了該新型變換器的工作原理,推導(dǎo)了變換器各種狀態(tài)時(shí)的參數(shù)計(jì)算方程;設(shè)計(jì)了以ARW芯片LPC2210為核心的數(shù)字化反饋控制系統(tǒng),通過軟件設(shè)計(jì)實(shí)現(xiàn)了PWM移相控制信號(hào)的輸出;運(yùn)用Pspice9.2軟件成功地對(duì)變換器進(jìn)行了仿真,分析了各參數(shù)對(duì)變換器性能的影響,并得出了變換器的優(yōu)化設(shè)計(jì)參數(shù);最后研制出基于該新型拓?fù)浜蛿?shù)字化控制策略的1千瓦移相控制零電壓零電流軟開關(guān)電源,給出了其主電路、控制電路、驅(qū)動(dòng)電路、保護(hù)電路及高頻變壓器等的設(shè)計(jì)過程,并在實(shí)驗(yàn)樣機(jī)上測(cè)量出了實(shí)際運(yùn)行時(shí)的波形。 理論分析與實(shí)驗(yàn)結(jié)果表明:該變換器拓?fù)淠軐?shí)現(xiàn)超前橋臂的零電壓開關(guān),滯后橋臂的零電流開關(guān);采用ARM微控制器進(jìn)行數(shù)字控制,較傳統(tǒng)的純模擬控制實(shí)時(shí)反應(yīng)速度更快、電源穩(wěn)壓性能更好、外圍電路更簡(jiǎn)單、設(shè)計(jì)更靈活等,為實(shí)現(xiàn)智能化數(shù)字電源創(chuàng)造了基礎(chǔ),具有廣泛的應(yīng)用前景和巨大的經(jīng)濟(jì)價(jià)值。

    標(biāo)簽: DCDC ARM 控制 全橋

    上傳時(shí)間: 2013-08-03

    上傳用戶:cc1

  • LDPC碼編碼器FPGA實(shí)現(xiàn)研究

    LDPC(低密度奇偶校驗(yàn)碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實(shí)際通信系統(tǒng)是本課題的研究重點(diǎn)。實(shí)際通信要求在LDPC碼長(zhǎng)盡量短、碼率盡量高及硬件可實(shí)現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時(shí),系統(tǒng)誤碼率低于10-4。根據(jù)課題背景,本文主要研究基于FPGA的LDPC編碼器設(shè)計(jì)與實(shí)現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長(zhǎng)的平方成正比,編碼復(fù)雜度大,成為編碼硬件實(shí)現(xiàn)的一個(gè)障礙;論文針對(duì)實(shí)際系統(tǒng)的預(yù)期指標(biāo),通過對(duì)多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析,基于1/2碼率,1024和2048兩種幀長(zhǎng),設(shè)計(jì)了三種編碼器的備選方案,分別為直接下三角編碼器,串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對(duì)于每種編碼器,分別設(shè)計(jì)了其整體結(jié)構(gòu),并對(duì)每種編碼器的功能模塊進(jìn)行深入研究,設(shè)計(jì)完成后利用第3方軟件MODELSIM對(duì)編碼器進(jìn)行了時(shí)序仿真;根據(jù)時(shí)序仿真結(jié)果和綜合報(bào)告對(duì)三種編碼方案進(jìn)行比較,最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實(shí)現(xiàn)的編碼方案。 最后,在FPGA中硬件實(shí)現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對(duì)其進(jìn)行測(cè)試,利用MATLAB仿真程序和串口通信工具最終驗(yàn)證了這種編碼器的正確性和硬件可實(shí)現(xiàn)性。

    標(biāo)簽: LDPC FPGA 編碼器 實(shí)現(xiàn)研究

    上傳時(shí)間: 2013-08-02

    上傳用戶:林魚2016

  • 基于DSP和FPGA的運(yùn)動(dòng)控制技術(shù)的研究

    該課題通過對(duì)開放式數(shù)控技術(shù)的全面調(diào)研和對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究,并針對(duì)國(guó)內(nèi)運(yùn)動(dòng)控制技術(shù)的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領(lǐng)域的具體需要,緊跟當(dāng)前運(yùn)動(dòng)控制技術(shù)研究的發(fā)展趨勢(shì),吸收了世界開放式數(shù)控技術(shù)和相關(guān)運(yùn)動(dòng)控制技術(shù)的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強(qiáng)大的、具有很大柔性的四軸多功能運(yùn)動(dòng)控制卡.該論文主要內(nèi)容如下:首先,通過對(duì)制造業(yè)、開放式數(shù)控系統(tǒng)、運(yùn)動(dòng)控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對(duì)運(yùn)動(dòng)系統(tǒng)控制技術(shù)的深入學(xué)習(xí),在比較了幾種常用的運(yùn)動(dòng)控制方案的基礎(chǔ)上,確定了基于DSP和FPGA的運(yùn)動(dòng)控制設(shè)計(jì)方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對(duì)運(yùn)動(dòng)控制中的一些具體問題,如高速、高精度、運(yùn)動(dòng)平穩(wěn)性、實(shí)時(shí)控制以及多軸聯(lián)動(dòng)等,在FPGA上設(shè)計(jì)了功能相互獨(dú)立的四軸運(yùn)動(dòng)控制電路,仔細(xì)規(guī)劃并定義了各個(gè)寄存器的具體功能,設(shè)計(jì)了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個(gè)功能各異的計(jì)數(shù)器電路等,完全實(shí)現(xiàn)了S-曲線升降速運(yùn)動(dòng)、自動(dòng)降速點(diǎn)運(yùn)動(dòng)、A/B相編碼器倍頻計(jì)數(shù)電路等特殊功能.再次,介紹了DSP在運(yùn)動(dòng)控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對(duì)DSP軟件的具體實(shí)現(xiàn)進(jìn)行了框架性的設(shè)計(jì).然后,根據(jù)光電隔離原理設(shè)計(jì)了數(shù)字輸入/輸出電路;結(jié)合DAC原理設(shè)計(jì)了四路模擬輸出電路;實(shí)現(xiàn)了PCI接口電路的設(shè)計(jì);并針對(duì)常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運(yùn)動(dòng)控制卡強(qiáng)大的運(yùn)動(dòng)控制功能,并針對(duì)激光雕刻行業(yè)進(jìn)行大幅圖形掃描時(shí)需要實(shí)時(shí)處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實(shí)現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進(jìn)行大幅圖形的實(shí)時(shí)處理.

    標(biāo)簽: FPGA DSP 運(yùn)動(dòng)控制

    上傳時(shí)間: 2013-06-09

    上傳用戶:youlongjian0

  • 高吞吐量LDPC碼編碼構(gòu)造及其FPGA實(shí)現(xiàn)

    低密度校驗(yàn)碼(LDPC,Low Density Parity Check Code)是一種性能接近香農(nóng)極限的信道編碼,已被廣泛地采用到各種無線通信領(lǐng)域標(biāo)準(zhǔn)中,包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)(DVB-S2,Digital Video Broadcasting-Satellite 2)、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè),分別是結(jié)合準(zhǔn)循環(huán)(QC,Quasi Cyclic)移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積(RA,Repeat Accumulate)碼構(gòu)造。相應(yīng)地,主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高,但是需要較多的寄存器和ROM資源;基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單,但是吞吐量不高,且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后,結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮,提出了一種切實(shí)可行的基于二次擴(kuò)展(Dex,Duplex Expansion)的QC-LDPC碼構(gòu)造方法,以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端;并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn),結(jié)合RU算法,提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法,是通過對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展(Pex,Permutation Expansion)和循環(huán)移位擴(kuò)展(CSEx,Cyclic Shift Expansion)實(shí)現(xiàn)的。在此基礎(chǔ)上,為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率,一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于,固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變,支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子,使得譯碼器結(jié)構(gòu)得以精簡(jiǎn);構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu),便于硬件實(shí)現(xiàn);(偽)隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能,是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用,使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比??紤]到吞吐量的要求,新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換(FS,F(xiàn)orward Substitution)模塊,同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu),由原先RU算法的6級(jí)降低為4級(jí);為了縮短編碼延時(shí),設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì):相比RU算法,新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活,吞吐量也更大;相比基于生成矩陣的編碼算法,新方案節(jié)省了50%以上的寄存器和ROM資源,單位資源下的吞吐量更大;相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法,新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過在實(shí)驗(yàn)板上實(shí)測(cè)表明,上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端,在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前,LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展??鐚勇?lián)合編碼的構(gòu)造方法,及其對(duì)應(yīng)的編碼算法,也必將成為信道編碼理論未來的研究重點(diǎn)。

    標(biāo)簽: LDPC FPGA 吞吐量 編碼

    上傳時(shí)間: 2013-07-26

    上傳用戶:qoovoop

  • 高效的CABAC解碼器設(shè)計(jì)及FPGA實(shí)現(xiàn)

    H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì))聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn),H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比,性能有了很大提高,并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用?;谏舷挛牡淖赃m應(yīng)二進(jìn)制算術(shù)編碼(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的兩個(gè)熵編碼方案之一,相對(duì)于另一熵編碼方案-CAVLC(基于上下文的自適應(yīng)可變長(zhǎng)編碼),CABAC具有更高的數(shù)據(jù)壓縮率:在同等編碼質(zhì)量下要比CAVLC提高10%~15%的壓縮率。CABAC能實(shí)現(xiàn)很高的數(shù)據(jù)壓縮率,但這是以增加實(shí)現(xiàn)的復(fù)雜性為代價(jià)的。在已有的硬件實(shí)現(xiàn)方法上,CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實(shí)現(xiàn)流程,并在仔細(xì)分析了H.264/AVC碼流結(jié)構(gòu)的基礎(chǔ)上,總結(jié)出了影響CABAC解碼效率的各個(gè)環(huán)節(jié),并以此為出發(fā)點(diǎn),對(duì)CABAC解碼所需中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì),設(shè)計(jì)出一種新的CABAC解碼器結(jié)構(gòu),相對(duì)于一般的CABAC解碼器,它的解碼效率得到了顯著提高。論文針對(duì)影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲(chǔ)部件影響解碼速率,提出了新的存儲(chǔ)組織方式,并根據(jù)CABAC的碼流結(jié)構(gòu)特性,采用4個(gè)子解碼器級(jí)聯(lián)的方式來進(jìn)一步提高解碼速率。 最后,用Verilog語言對(duì)所設(shè)計(jì)的CABAC解碼器進(jìn)行了描述,用EDA軟件對(duì)其進(jìn)行了仿真,并在FPGA上驗(yàn)證了其功能,結(jié)果顯示,該CABAC解碼器結(jié)構(gòu)顯著提高了解碼效率,能夠滿足高檔次實(shí)時(shí)通訊的要求。

    標(biāo)簽: CABAC FPGA 解碼器

    上傳時(shí)間: 2013-07-03

    上傳用戶:huazi

  • 基于DSPFPGA的H264AVC實(shí)時(shí)編碼器

    H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn),采用了近幾年視頻編碼方面的先進(jìn)技術(shù),以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國(guó)際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo),作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì),軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過對(duì)H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評(píng)估,算法特點(diǎn)的分析,同時(shí)考慮到編碼器系統(tǒng)的可伸縮性,可擴(kuò)展性,本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器,而FPGA作為協(xié)處理器,針對(duì)編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動(dòng)估計(jì)模塊,設(shè)計(jì)相應(yīng)的硬件加速引擎,以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動(dòng)補(bǔ)償混合編碼方案,其中一個(gè)主要的不同在于幀間預(yù)測(cè)采用了可變塊尺寸的運(yùn)動(dòng)估計(jì),同時(shí)運(yùn)動(dòng)向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預(yù)測(cè),可以改善運(yùn)動(dòng)補(bǔ)償精度,提高圖像質(zhì)量和編碼效率,但同時(shí)也大大增加了編碼器的復(fù)雜度,因此需要設(shè)計(jì)專門的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動(dòng)估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中,將多處理器技術(shù)和流水線技術(shù)相結(jié)合,提供高性能的并行計(jì)算能力,同時(shí),采用合理的存儲(chǔ)器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量,滿足運(yùn)算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測(cè)試平臺(tái),完成了對(duì)整個(gè)設(shè)計(jì)的RTL級(jí)的仿真驗(yàn)證,并針對(duì)Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化,從而使工作頻率最終達(dá)到134MHz,分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時(shí)性要求。

    標(biāo)簽: DSPFPGA H264 264 AVC

    上傳時(shí)間: 2013-07-24

    上傳用戶:sn2080395

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
国产精品久久久久毛片软件| 欧美精选午夜久久久乱码6080| 国产免费成人av| 国产精品亚洲综合天堂夜夜| 欧美视频中文一区二区三区在线观看| 国产精品久久久久9999高清| 国内外成人免费激情在线视频网站| 亚洲国产成人tv| 亚洲一区一卡| 欧美风情在线观看| 国产拍揄自揄精品视频麻豆| 在线成人亚洲| 午夜久久美女| 国产精品高清在线| 亚洲经典在线看| 久久久之久亚州精品露出| 欧美三日本三级少妇三2023| 亚洲二区三区四区| 欧美有码在线视频| 国产精品久久久久久亚洲调教 | 国产日韩精品在线| 夜夜精品视频| 欧美日本在线播放| 亚洲三级视频| 欧美成人午夜免费视在线看片| 国产亚洲制服色| 性欧美精品高清| 国产精品三区www17con| 亚洲一区精品视频| 国产精品人人做人人爽| 亚洲小视频在线观看| 欧美视频一区在线观看| 一区二区黄色| 国产精品久久久久天堂| 亚洲五月婷婷| 国产精品久久久久久妇女6080| 日韩亚洲欧美一区二区三区| 欧美精品 日韩| 在线视频你懂得一区| 国产精品美女久久久久av超清| 亚洲视频高清| 国产日韩欧美日韩大片| 久久精品亚洲精品国产欧美kt∨| 国产日韩欧美日韩| 久久这里有精品视频 | 麻豆精品国产91久久久久久| 亚洲大胆女人| 欧美精品国产一区| 夜夜嗨av一区二区三区四季av| 国产精品久久久久av免费| 欧美一区二区三区精品电影| 国产一区二区精品丝袜| 欧美成人亚洲成人| 亚洲尤物在线视频观看| 国产精品裸体一区二区三区| 性伦欧美刺激片在线观看| 极品日韩久久| 欧美日韩中文字幕| 欧美在线视频一区二区| 亚洲经典三级| 国产欧美日韩中文字幕在线| 六月婷婷一区| 亚洲自拍偷拍麻豆| 在线看片成人| 国产精品美女久久久| 欧美xxx成人| 亚洲欧美日韩国产成人| 在线观看中文字幕亚洲| 国产精品a级| 狂野欧美一区| 亚久久调教视频| 日韩一级免费| 激情偷拍久久| 国产精品久久久久三级| 欧美成人性生活| 久久久久久久一区二区三区| 亚洲视频在线观看| 日韩视频不卡中文| 在线观看国产日韩| 国产午夜一区二区三区| 欧美午夜精品一区| 欧美激情中文不卡| 久久一日本道色综合久久| 亚洲女人av| 夜夜爽www精品| 亚洲精品网站在线播放gif| 黄色综合网站| 国产有码一区二区| 国产精品欧美日韩| 国产精品海角社区在线观看| 欧美美女bb生活片| 欧美黄污视频| 欧美韩国在线| 欧美精品色一区二区三区| 久久婷婷国产综合尤物精品| 欧美一区二区三区四区在线观看 | 国产精品日韩一区| 欧美三区美女| 欧美日韩一区二区精品| 欧美激情视频给我| 欧美成在线观看| 久久国产精品一区二区三区四区| 亚洲小说欧美另类社区| 日韩一级在线| 99精品免费视频| 亚洲精品影院| 亚洲电影欧美电影有声小说| 国产亚洲一区二区精品| 国产精品久久久久秋霞鲁丝| 欧美日韩精品三区| 欧美日韩精品三区| 欧美日韩一区二区视频在线观看 | 亚洲欧洲在线播放| 国一区二区在线观看| 国产性天天综合网| 一区在线免费| 亚洲日本中文| 亚洲视屏一区| 欧美在线视频一区二区| 久久精品国产久精国产思思| 久久久亚洲综合| 欧美大色视频| 欧美日韩一区二区精品| 国产精品地址| 国产一区自拍视频| 在线看视频不卡| 亚洲精品视频中文字幕| 亚洲一区在线免费| 久久免费视频这里只有精品| 牛夜精品久久久久久久99黑人 | 激情成人av在线| 在线观看成人网| 日韩亚洲国产精品| 午夜精品www| 久热综合在线亚洲精品| 欧美高清视频一区二区三区在线观看 | 娇妻被交换粗又大又硬视频欧美| 国产一区二区三区在线免费观看| 韩国成人福利片在线播放| 狠狠色2019综合网| 亚洲精品乱码久久久久久蜜桃麻豆| 亚洲精品女av网站| 香蕉久久夜色精品国产使用方法| 久久人人爽人人爽| 欧美日本一区二区视频在线观看| 国产精品夜色7777狼人| 在线观看视频日韩| 亚洲一区二区三区在线视频| 久久另类ts人妖一区二区| 欧美亚州韩日在线看免费版国语版| 国产精品久久精品日日| 亚洲国产精品电影在线观看| 午夜精品久久久99热福利| 欧美成人免费在线| 黄色影院成人| 久久精品国产v日韩v亚洲| 国产精品国产三级国产aⅴ入口 | 久久一日本道色综合久久| 欧美片在线观看| 亚洲国产1区| 久久精品91久久久久久再现| 欧美日韩综合| 日韩亚洲欧美一区| 欧美激情视频免费观看| 亚洲电影观看| 开心色5月久久精品| 黄色亚洲在线| 久久九九国产精品| 国产亚洲精品aa| 性欧美video另类hd性玩具| 国产精品久久久久久久久久免费| 日韩午夜在线播放| 欧美日韩亚洲在线| 夜夜嗨av一区二区三区| 欧美人交a欧美精品| 亚洲精品在线二区| 欧美日韩国产综合在线| 一卡二卡3卡四卡高清精品视频| 欧美高清视频一区二区| 亚洲乱码精品一二三四区日韩在线| 美女亚洲精品| 亚洲精品国精品久久99热| 欧美另类高清视频在线| 99在线|亚洲一区二区| 欧美日韩国产首页在线观看| 亚洲美女黄色片| 欧美色另类天堂2015| 亚洲一区在线免费观看| 国产乱子伦一区二区三区国色天香| 亚洲午夜国产一区99re久久 | 亚洲欧美综合另类中字| 国产精品亚洲综合色区韩国| 亚洲欧美日韩一区二区在线| 国产日韩精品在线播放| 久久综合中文| 一区二区欧美激情| 国产一区二区三区的电影 | 欧美精品99| 一区二区三区四区精品| 国产女主播视频一区二区|