Virtex™-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL™) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件，Virtex-5 器件達(dá)到了比以往更高的系統(tǒng)性能水平。
上傳時(shí)間： 2013-10-29
上傳用戶：long14578
本白皮書分析了業(yè)界對(duì)更高速率接口（尤其是100 GbE）的迫切需求、向平臺(tái)添加 100 GbE 時(shí)系統(tǒng)架構(gòu)師所面臨的重大風(fēng)險(xiǎn)和問題，并評(píng)介幾種實(shí)現(xiàn)方案，這些方案顯示出 FPGA 在解決這些難題方面具有何等獨(dú)特的地位。
上傳時(shí)間： 2013-10-25
上傳用戶：851197153
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點(diǎn)DSP算法實(shí)現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時(shí)間： 2013-11-07
上傳用戶：defghi010
基于Actel FPGA 的多串口擴(kuò)展設(shè)計(jì)采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計(jì)，把若干接口電路的功能集成到A3P030 中，實(shí)現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計(jì)靈活性高，可根據(jù)需求靈活實(shí)現(xiàn)并行總線擴(kuò)展三路UART 或者SPI 擴(kuò)展三路UART，波特率可以靈活設(shè)置。
標(biāo)簽： Actel FPGA 多串口 擴(kuò)展設(shè)計(jì)
上傳時(shí)間： 2013-10-18
上傳用戶：JIEWENYU
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-11-06
上傳用戶：smallfish
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-03
上傳用戶：王小奇
設(shè)計(jì)了一種由直接數(shù)字頻率合成(DDS)、倍頻鏈構(gòu)成的三次變頻直接頻率合成方案，實(shí)現(xiàn)了低相噪捷變頻高分辨率毫米波雷達(dá)頻率合成器設(shè)計(jì)。利用直接頻率合成器的倍頻輸出取代傳統(tǒng)三次變頻毫米波頻率源的鎖相環(huán)(PLL),同時(shí)提供線性調(diào)頻(LFM)信號(hào)，優(yōu)化DDS和變頻方案的頻率配置關(guān)系。利用FPGA電路進(jìn)行高速控制，較好地解決了毫米波頻率合成器各技術(shù)指標(biāo)之間的矛盾。實(shí)測結(jié)果表明，采用該方案的毫米波頻率合成器在本振跳頻帶寬為160 MHz時(shí)，線性調(diào)頻頻率分辨率可達(dá)0.931 Hz，最大頻率轉(zhuǎn)換時(shí)間小于2 ?滋s，最大雜散低于-60 dBc，相位噪聲優(yōu)于-90 dBc/Hz。
上傳時(shí)間： 2014-01-06
上傳用戶：brain kung
帶解碼四路無線遙控接收模塊
上傳時(shí)間： 2013-11-13
上傳用戶：小眼睛LSL
納拓科技應(yīng)用AR9331開發(fā)設(shè)計(jì)出一款高功率CPE，同時(shí)可以做高功率無線ap和網(wǎng)橋，在無線網(wǎng)絡(luò)通信中有廣泛應(yīng)用
上傳時(shí)間： 2013-11-17
上傳用戶：qiulin1010
參照3GPP LTE的E-UTRA物理層規(guī)范，提出了一種鏈路自適應(yīng)方案。實(shí)時(shí)調(diào)整傳輸功率以補(bǔ)償信道的衰落，建立SNR-BLER曲線，在給定滿足一定業(yè)務(wù)的目標(biāo)BLER的條件下，找到各個(gè)MCS的SNR切換門限值，從而實(shí)現(xiàn)鏈路自適應(yīng)。仿真結(jié)果表明，在保證通信質(zhì)量的前提下，自適應(yīng)方案比固定MCS有著明顯的頻譜效率增益，使無線資源得到優(yōu)化配置；同時(shí)刪減了頻譜效率沒有增益的MCS，降低系統(tǒng)復(fù)雜度。
標(biāo)簽： LTE 鏈路 自適應(yīng)技術(shù) 中的應(yīng)用
上傳時(shí)間： 2013-12-22
上傳用戶：xsnjzljj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
