模糊控制 C語(yǔ)言實(shí)現(xiàn) 利用模糊數(shù)學(xué)的基本思想和理論的控制方法。在傳統(tǒng)的控制領(lǐng)域里,控制系統(tǒng)動(dòng)態(tài)模式的精確與否是影響控制優(yōu)劣的最主要關(guān)鍵,系統(tǒng)動(dòng)態(tài)的信息越詳細(xì),則越能達(dá)到精確控制的目的。
上傳時(shí)間: 2013-05-20
上傳用戶:shinesyh
在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用,為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù),設(shè)計(jì)了具備高速信號(hào)處理能力的寬帶數(shù)字接收機(jī)平臺(tái),并提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法,以及對(duì)這些方法的驗(yàn)證。具體來(lái)說(shuō)就是如何利用單片的FPGA實(shí)現(xiàn)對(duì)雷達(dá)信號(hào)并行地實(shí)時(shí)檢測(cè)和參數(shù)估計(jì)。所做工作主要分為兩大部分: 1、適合于FPGA硬件實(shí)現(xiàn)的算法的確定及仿真:對(duì)A/D采樣信號(hào)采用自相關(guān)累加算法進(jìn)行信號(hào)檢測(cè),利用信號(hào)的相關(guān)性和噪聲的獨(dú)立性提高信噪比,通過(guò)給出檢測(cè)門限來(lái)估計(jì)信號(hào)的起止點(diǎn)。對(duì)于常規(guī)信號(hào)的頻率估計(jì),采用Rife算法。通過(guò)Matlab仿真,表明上述算法在運(yùn)算量和精度方面均有良好性能,適合用作FPGA硬件實(shí)現(xiàn)。 2、算法的FPGA硬件實(shí)現(xiàn):針對(duì)原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算,考慮到FPGA并行處理的特點(diǎn),將原算法修改為并行相關(guān)算法,并加入流水線,這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開(kāi)發(fā)平臺(tái)完成設(shè)計(jì),系統(tǒng)測(cè)試結(jié)果表明,本設(shè)計(jì)能正常工作,滿足系統(tǒng)設(shè)計(jì)要求。 文章的最后,結(jié)合系統(tǒng)設(shè)計(jì)給出幾種VHDL優(yōu)化方法,主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問(wèn)題展開(kāi)討論。
標(biāo)簽: FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間: 2013-06-25
上傳用戶:songnanhua
圖像采集是數(shù)字化圖像處理的第一步,開(kāi)發(fā)圖像采集平臺(tái)是視覺(jué)系統(tǒng)開(kāi)發(fā)的基礎(chǔ)。視覺(jué)檢測(cè)的速度是視覺(jué)檢測(cè)要解決的關(guān)鍵技術(shù)之一,也是專用圖像處理系統(tǒng)設(shè)計(jì)所要完成的首要目標(biāo)
標(biāo)簽: 高速圖像采集
上傳時(shí)間: 2013-04-24
上傳用戶:waitingfy
數(shù)字射頻存儲(chǔ)器(Digital Radio FreqlJencyr:Memory DRFM)具有對(duì)射頻信號(hào)和微波信號(hào)的存儲(chǔ)、處理及傳輸能力,已成為現(xiàn)代雷達(dá)系統(tǒng)的重要部件。現(xiàn)代雷達(dá)普遍采用了諸如脈沖壓縮、相位編碼等更為復(fù)雜的信號(hào)處理技術(shù),DRFM由于具有處理這些相干波形的能力,被越來(lái)越廣泛地應(yīng)用于電子對(duì)抗領(lǐng)域作為射頻頻率源。目前,國(guó)內(nèi)外對(duì)DRFM技術(shù)的研究還處于起步階段,DRFM部件在采樣率、采樣精度及存儲(chǔ)容量等方面,還不能滿足現(xiàn)代雷達(dá)信號(hào)處理的要求。 本文介紹了DRFM的量化類型、基本組成及其工作原理,在現(xiàn)有的研究基礎(chǔ)上提出了一種便于工程實(shí)現(xiàn)的設(shè)計(jì)方法,給出了基于現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array FPGA)實(shí)現(xiàn)的幅度量化DRFM設(shè)計(jì)方案。本方案的采樣率為1 GHz、采樣精度12位,具體實(shí)現(xiàn)是采用4個(gè)采樣率為250 MHz的ADC并行交替等效時(shí)間采樣以達(dá)到1 GHz的采樣率。單通道內(nèi)采用數(shù)字正交采樣技術(shù)進(jìn)行相干檢波,用于保存信號(hào)復(fù)包絡(luò)的所有信息。利用FPGA器件實(shí)現(xiàn)DRFM的控制器和多路采樣數(shù)據(jù)緩沖器,采用硬件描述語(yǔ)言(Very High Speed}lardware Description Language VHDL)實(shí)現(xiàn)了DRFM電路的FPGA設(shè)計(jì)和功能仿真、時(shí)序分析。方案中采用了大量的低壓差分信號(hào)(Low Voltage Differential Signaling LVDS)邏輯的芯片,從而大大降低了系統(tǒng)的功耗,提高了系統(tǒng)工作的可靠性。本文最后對(duì)采用的數(shù)字信號(hào)處理算法進(jìn)行了仿真,仿真結(jié)果證明了設(shè)計(jì)方案的可行性。 本文提出的基于FPGA的多通道DRFM系統(tǒng)與基于專用FIFO存儲(chǔ)器的DRFM相比,具有更高的性能指標(biāo)和優(yōu)越性。
標(biāo)簽: FPGA 數(shù)字射頻 存儲(chǔ)器
上傳時(shí)間: 2013-06-01
上傳用戶:lanwei
隨著微電子技術(shù)的發(fā)展,國(guó)內(nèi)外紅外成像技術(shù)也得到了廣泛的應(yīng)用和研究。各國(guó)軍方針對(duì)現(xiàn)代戰(zhàn)爭(zhēng)和未來(lái)信息戰(zhàn)的新形勢(shì),對(duì)熱成像技術(shù)提出了更高的要求,希望今后能研制出性能更佳、體積更小、分辨率和靈敏度更高、作用距離更遠(yuǎn)、價(jià)格更低的紅外成像系統(tǒng)。 CCD 成像系統(tǒng)的關(guān)鍵技術(shù)是 CCD 器件設(shè)計(jì)和圖像處理。本課題通過(guò)對(duì)CCD 圖像處理技術(shù)的研究,采用嵌入式 Nios Ⅱ+FPGA 的工作方式,充分發(fā)揮嵌入式 Nios Ⅱ處理器靈活性和 FPGA 處理速度快的優(yōu)點(diǎn),構(gòu)建出結(jié)構(gòu)靈活、處理速度高以及功能完善的圖像處理系統(tǒng)。該系統(tǒng)能同時(shí)實(shí)時(shí)實(shí)現(xiàn)兩點(diǎn)校正算法、加權(quán)濾波算法、對(duì)比度增強(qiáng)算法以及疵點(diǎn)補(bǔ)償?shù)榷囗?xiàng)功能。 本系統(tǒng)成功應(yīng)用于國(guó)內(nèi)某研究所研制的目前國(guó)內(nèi)最大型面陣 (PtSi 512×512) CCD 焦平面探測(cè)器成像組件中,得到了良好的成像效果;同時(shí),由該處理系統(tǒng)構(gòu)成的 InGaAs 成像組件也處于國(guó)內(nèi)領(lǐng)先水平。從長(zhǎng)遠(yuǎn)來(lái)看,該項(xiàng)技術(shù)應(yīng)用于中電 44 所多種成像組件項(xiàng)目的研究中,推動(dòng)了 PtSi 256×256、PtSi 512×512 焦平面探測(cè)器成像組件以及 4096×96TDI CCD 成像組件的工程化應(yīng)用進(jìn)程。
上傳時(shí)間: 2013-05-22
上傳用戶:元宵漢堡包
H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電,無(wú)需外接電源。支持10K~15MHZ的JTAG時(shí)鐘,,可提供最高可達(dá)750 KB/S的下載速度與最高可達(dá)550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用,可以實(shí)現(xiàn)高速調(diào)試與下載。該仿真器靈活,高效,穩(wěn)定性好,能夠全面滿足用戶的需求
標(biāo)簽: H-JTAG
上傳時(shí)間: 2013-04-24
上傳用戶:q123321
近年來(lái),計(jì)算機(jī)圖形學(xué)應(yīng)用越來(lái)越廣泛,尤其是三維(3D)繪圖。3D繪圖使用3D模型和各種影像處理產(chǎn)生具有三維空間真實(shí)感的影像,應(yīng)用于虛擬真實(shí)情況以及多媒體的產(chǎn)品上,且多半是使用低成本的實(shí)時(shí)3D計(jì)算機(jī)繪圖技術(shù)為基礎(chǔ)。在初期3D圖形學(xué)剛起步時(shí),由于圖形簡(jiǎn)單,因此可以利用CPU來(lái)運(yùn)算,但隨著圖形學(xué)技術(shù)的發(fā)展,所要繪制的圖形越來(lái)越復(fù)雜,這時(shí)如果單純依賴CPU來(lái)處理,不能達(dá)到實(shí)時(shí)的要求,因此需要專門的硬件來(lái)加速圖形處理,GPU(圖形處理單元)因此出現(xiàn)了。不過(guò)由于3D圖形加速硬件的復(fù)雜性和短壽命,這極大地提高了對(duì)硬件開(kāi)發(fā)環(huán)境的需要。為了更好的對(duì)設(shè)計(jì)進(jìn)行更改和測(cè)試,不能僅僅用專門定制的方法來(lái)設(shè)計(jì),需要其他的方:硬件描述語(yǔ)言(HDL)和FPGA。 隨著計(jì)算機(jī)繪圖規(guī)模的需要,借助輔助硬件資源,來(lái)提高圖形處理單元(GPU)處理速度的需求越來(lái)越普遍。自從15年前現(xiàn)場(chǎng)可編程門陣列(FPGA)開(kāi)始出現(xiàn)以來(lái),其在可編程硬件領(lǐng)域所起的作用越來(lái)越大。它們?cè)谒俣取Ⅲw積和速度方面都有了很大的提高。這意味著FPGA在以前只能使用專用硬件的場(chǎng)合越來(lái)越重要。其中一個(gè)應(yīng)用領(lǐng)域就是3D圖形渲染,在這個(gè)研究領(lǐng)域里人們正在利用具有可編程性能的FPGA來(lái)幫助改進(jìn)圖形處理單元(GPU)的性能。 能夠在廉價(jià)、可動(dòng)態(tài)重新配置的FPGA上實(shí)現(xiàn)復(fù)雜算法來(lái)輔助硬件設(shè)計(jì)。本文的設(shè)計(jì)就是通過(guò)在FPGA上實(shí)現(xiàn)3維圖形幾何處理管線部分功能來(lái)提高圖形處理速度。具體實(shí)現(xiàn)中使用硬件描述語(yǔ)言(Verilog HDL)進(jìn)行邏輯設(shè)計(jì),并發(fā)現(xiàn)問(wèn)題解決問(wèn)題。 本文主要特色如下: 1.針對(duì)幾何變換換子系統(tǒng),提出一種硬件實(shí)現(xiàn)方案,該方案能對(duì)基本的幾何變換如:平移、縮放、旋轉(zhuǎn)和投影進(jìn)行操作。首先構(gòu)造出總體變換矩陣,隨后進(jìn)行矩陣乘法運(yùn)算,再進(jìn)行投影變換,最后輸出變換座標(biāo)。提出一種脈動(dòng)陣列結(jié)構(gòu),用于兩個(gè)矩陣的乘法運(yùn)算。找到一種快捷的方法來(lái)實(shí)現(xiàn)矩陣相乘,將能大大提高系統(tǒng)的效率。 2.對(duì)于3D圖形裁剪,文中描述了一種裁剪引擎,它能夠處理3D圖形中的裁剪、透視除法以及視口映射的功能。硬件實(shí)現(xiàn)的難度取決于裁剪算法的復(fù)雜程度。我們?cè)赟utherland-Hodgman裁剪算法的基礎(chǔ)上提出一種新的裁剪算法,該算法通過(guò)去除冗余頂點(diǎn)以提高處理速度,同時(shí)利用編碼來(lái)判斷線段可見(jiàn)性的方法使得硬件實(shí)現(xiàn)變得很容易。 3.最后,我們?cè)贔PGA上實(shí)現(xiàn)了幾何變換以及三維裁剪,并與C語(yǔ)言的模擬結(jié)果對(duì)比發(fā)現(xiàn)結(jié)果正確,且三維裁剪能夠以3M個(gè)三角形/s的速度運(yùn)行,滿足了圖形流水中的實(shí)時(shí)性要求。
上傳時(shí)間: 2013-04-24
上傳用戶:yerik
隨著語(yǔ)音技術(shù)應(yīng)用的發(fā)展,語(yǔ)音信號(hào)數(shù)字處理的實(shí)時(shí)性要求越來(lái)越突出。這就要求在系統(tǒng)設(shè)計(jì)中,對(duì)系統(tǒng)的硬件環(huán)境要求更高。隨著語(yǔ)音處理算法的日益復(fù)雜,用普通處理器對(duì)語(yǔ)音信號(hào)進(jìn)行實(shí)時(shí)處理,已經(jīng)不能滿足需要。專用語(yǔ)音信號(hào)處理芯片能解決實(shí)時(shí)性的要求,同時(shí)對(duì)器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì),對(duì)語(yǔ)音信號(hào)的常用參數(shù)—LPC(線性預(yù)測(cè)編碼,Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門陣列,F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音的離散數(shù)學(xué)模型和短時(shí)平穩(wěn)特性進(jìn)行了分析,深入討論了語(yǔ)音線性預(yù)測(cè)技術(shù)。第二,對(duì)解線性預(yù)測(cè)方程組的自相關(guān)法和協(xié)方差斜格法進(jìn)行了比較,提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設(shè)計(jì)方案。第三,對(duì)Altera公司的Cyclon系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究,分析了在QuartusⅡ開(kāi)發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第四,對(duì)系統(tǒng)的各個(gè)功能模塊進(jìn)行了設(shè)計(jì),所有算法通過(guò)Verilog硬件描述語(yǔ)言實(shí)現(xiàn),并對(duì)其工作過(guò)程進(jìn)行了詳細(xì)的分析。最后,在Altera FPGA目標(biāo)芯片EP1C6Q240C8上,對(duì)LPC參數(shù)提取系統(tǒng)進(jìn)行了仿真驗(yàn)證。 系統(tǒng)具有靈活的輸入輸出接口,能方便地同其它語(yǔ)音處理模塊相連,構(gòu)成一個(gè)完整的語(yǔ)音處理專用芯片,可以應(yīng)用于語(yǔ)音編解碼、語(yǔ)音識(shí)別等系統(tǒng)。
標(biāo)簽: 語(yǔ)音信號(hào) 特征 參數(shù)
上傳時(shí)間: 2013-04-24
上傳用戶:TI初學(xué)者
介紹了一種由MAX038和MC145151構(gòu)成的精密函數(shù)波形發(fā)生器,該發(fā)生器可輸出正弦波、矩形波、三角波信號(hào),輸出頻率能在8kHz~16MHz范圍內(nèi)調(diào)整,調(diào)整增幅為1kHz,可作為通用的高頻精密函數(shù)波形發(fā)生器。
標(biāo)簽: 高頻 精密 函數(shù) 波形發(fā)生器
上傳時(shí)間: 2013-06-19
上傳用戶:zhang469965156
《印制電路板排版設(shè)計(jì)》由科技技術(shù)文獻(xiàn)出版社出版,由鄭詩(shī)衛(wèi)編著。 針對(duì)電路板的設(shè)計(jì)要求,從電氣性能方面進(jìn)行PCB布局的分析和說(shuō)明,并且介紹了PCB排版格式和版面要求并且有相應(yīng)的案例分析。全書分六個(gè)章節(jié),共288頁(yè)。PDF中文。摘錄自網(wǎng)上,可惜不能找出具體的出處。感謝原作者。
上傳時(shí)間: 2013-05-30
上傳用戶:cursor
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1