如何估計機器人在空間中移動時的狀態（如位置、方向）是機器人研究中一個重要的問題。大多數機器人、自動駕駛汽車都需要導航信息。導航的數據來自于相機、激光測距儀等各種傳感器，而它們往往受噪聲影響，這給狀態估計帶來了挑戰。本書將介紹常用的傳感器模型，以及如何在現實世界中利用傳感器數據對旋轉或其他狀態變量進行估計。本書涵蓋了經典的狀態估計方法（如卡爾曼濾波）以及更為現代的方法（如批量估計、貝葉斯濾波、sigmapoint 濾波和粒子濾波、剔除外點的魯棒估計、連續時間的軌跡估計和高斯過程回歸）。這些方法在諸如點云對齊、位姿圖松弛、光束平差法以及同時定位與地圖構建等重要應用中得以驗證。對機器人領域的學生和相關從業者來說，本書將是一份寶貴的資料。
標簽： 機器人
上傳時間： 2022-05-23
上傳用戶：
AR0231AT7C00XUEA0-DRBR（RGB濾光）安森美半導體推出采用突破性減少LED閃爍 (LFM)技術的新的230萬像素CMOS圖像傳感器樣品AR0231AT，為汽車先進駕駛輔助系統(ADAS)應用確立了一個新基準。新器件能捕獲1080p高動態范圍(HDR)視頻，還具備支持汽車安全完整性等級B(ASIL B)的特性。LFM技術(專利申請中)消除交通信號燈和汽車LED照明的高頻LED閃爍，令交通信號閱讀算法能于所有光照條件下工作。AR0231AT具有1/2.7英寸(6.82 mm)光學格式和1928(水平) x 1208(垂直)有源像素陣列。它采用最新的3.0微米背照式(BSI)像素及安森美半導體的DR-Pix?技術，提供雙轉換增益以在所有光照條件下提升性能。它以線性、HDR或LFM模式捕獲圖像，并提供模式間的幀到幀情境切換。 AR0231AT提供達4重曝光的HDR，以出色的噪聲性能捕獲超過120dB的動態范圍。AR0231AT能同步支持多個攝相機，以易于在汽車應用中實現多個傳感器節點，和通過一個簡單的雙線串行接口實現用戶可編程性。它還有多個數據接口，包括MIPI(移動產業處理器接口)、并行和HiSPi(高速串行像素接口)。其它關鍵特性還包括可選自動化或用戶控制的黑電平控制，支持擴頻時鐘輸入和提供多色濾波陣列選擇。封裝和現狀：AR0231AT采用11 mm x 10 mm iBGA-121封裝，現提供工程樣品。工作溫度范圍為-40℃至105℃(環境溫度)，將完全通過AEC-Q100認證。
標簽： 圖像傳感器
上傳時間： 2022-06-27
上傳用戶：XuVshu
針對傳統電子血壓計硬件電路復雜、易受外部因素和噪聲影響、精度和一致性較差的缺點，設計并實現了一種基于示波法的電子血壓計。該電子血壓計的硬件由 ＳＴＭ３２控制器配合少量的外部電路構成；信號處理主要由數字濾波器等軟件實現；血壓分析采用了兩階高斯擬合和變幅度系數法結合的計算模型。設計的樣機在 １０名志愿者的血壓測量實驗中測得：收縮壓平均誤差為 ２．６ｍｍＨｇ，標準差為 ２．２ｍｍＨｇ，舒張壓平均誤差為 ２．０ｍｍＨｇ，標準差為 １．６ｍｍＨｇ，精度高于美國 ＡＮＳＩ／ＡＡＭＩＳＰ１０—１９９２血壓測量標準。已有血壓測量裝置中測量方法主要包括直接法和間接法。直接法屬于有創方法，多用于危重病人血壓監測［４］。間接法中的袖帶測量主要包括柯氏音法［５］和示波法［６］。柯氏音法是目前臨床血壓測量的“金標準”，但是該方法主要依靠聽診血液沖擊血管壁產生的聲音變化判斷血壓值，不容易被沒有醫學背景和經驗的人掌握。示波法與柯氏音法不同，它通過分析袖帶壓上調制的動脈搏動信號構造脈搏波［７］包絡，并根據包絡與動脈血壓之間的關系（如幅度系數法、波形特征法、機器學習方法等［８－１０］）得到血壓值。由于不易受主觀因素和外界聲音干擾，示波法是目前電子血壓計中最常采用的方法［１１－１３］。但是，該方法依然存在測量精度和一致性不高的問題，在硬件設計和測量方法上還有改進空間。
標簽： 電子血壓計
上傳時間： 2022-07-23
上傳用戶：
隨著電力電子技術的迅速發展和推廣應用，利用計算機仿真對電力電子電路進行分析和研究得到了日益廣泛的重視。盡管目前一些仿真軟件都有比較強大的功能，可以利用它們來完成某些電力電子裝置的某些分析工作，但是由于器件模型的限制和電力電子裝置負載的復雜性，使得這些軟件并不能完成對于電力電子裝置所要進行的所有分析要求，特別是當其被用于電力電子裝置故障運行的仿真。針對上述問題，本論文在研究器件建模方法和裝置仿真方法的基礎上，運用C++語言開發了一個可專門用于電力電子裝置仿真分析的程序。 本課題首先對于各種電力電子器件進行建模。在對各種元器件特性深入研究的基礎上利用已知的電路原理和建模方法，抓住各具體電力電子器件的主要特征，建立其電路及邏輯仿真模型。由于本論文中研究的是電力電子裝置作為一個整體的特性，所以在對器件電路模型的建模過程采用高層次的電路模型，即理想開關模型和雙極性電阻模型。器件的邏輯模型則是通過皮特里網絡來實現，根據仿真的目的可建立不同精細程度的邏輯模型。因為器件邏輯模型的建模過程中采取的逐步細化的原則與面向對象程序設計中自頂而下，逐步求精的思想不謀而合，所以在仿真程序中采用C++語言對所建立的器件模型進行描述。 針對電力電子裝置的非線性，病態特性和其負載的復雜性，使用階段仿真的思想進行程序設計。確定了仿真程序的總體結構，并實現了程序的模塊化設計。利用通用的狀態變化檢測模塊和兼容性檢測模塊在程序中確定電路結構發生變化的精確時刻，它們獨立于具體的電路結構。狀態方程模塊和輸出方程模塊雖然與具體的電路結構相關，但是亦可將其設計為模塊的形式，針對不同的電路結構僅需改變模塊中對于狀態方程和輸出方程的描述。鑒于數值計算方法對于仿真結果的重要性，本論文中討論了幾種數值積分方法的特點及適用范圍，并在程序用編寫了幾種常用的算法，以供用戶選擇。通過對于瓦格納斬波器、三相全控整流橋和三相半控整流橋的仿真驗證仿真程序的正確性和實用性。
上傳時間： 2013-07-16
上傳用戶：bhqrd30
當今，移動通信正處于向第四代通信系統發展的階段，OFDM技術作為第四代數字移動通信(4G)系統的關鍵技術之一，被包括LTE在內的眾多準4G協議所采用。IDFT/DFT作為OFDM系統中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數字自動增益控制(DAGC)技術，以解決過大輸入信號動態范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數字化AGC技術，它們主要用于壓縮ADC輸入動態范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據LTE協議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現了優化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數據，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
本文對嵌入硬核的FPGA布線通道寬度分布和改進FPGA布局算法進行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構，其布線通道寬度分布函數分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺適用于具有嵌入硬核的FPGA架構，利用MCNC基準電路來測試這四種架構的性能。實驗結果表明：在以網線平均長度作為指標的測試中，通道寬度均勻分布的架構具有更短的布線長度、更優的性能。
上傳時間： 2013-06-01
上傳用戶：JGR2013
隨著微電子技術的高速發展，實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數據的理想選擇，基于FPGA的圖像處理專用芯片的研究將成為信息產業的新熱點。 本文以FPGA為平臺，使用VHDL硬件描述語言設計并實現了中值濾波、順序濾波、數學形態學、卷積運算和高斯濾波等圖像處理算法。在設計過程中，通過改進算法和優化結構，在合理地利用硬件資源的條件下，有效地挖掘出算法內在的并行性，采用流水線結構優化算法，提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設計中，本文提出了一種快速中值濾波算法，該算法大大節省了硬件資源，處理速度也很快。在數學形態學算法的硬件實現中，本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率，適應了流水線設計的要求，提高了圖像處理速度。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結果表明，使用FPGA硬件處理圖像數據不僅能夠獲得很好的處理效果，達到較高的工作頻率，處理速度也遠遠高于軟件法處理圖像，可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設計做了有益的探索性嘗試，對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統的設計有著積極的意義。
上傳時間： 2013-06-08
上傳用戶：shuiyuehen1987
現代通信系統對帶寬和數據速率的要求越來越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優點，成為解決企業、家庭、公共場所等高速因特網接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。 論文主要圍繞兩方面展開分析：一是介紹用于UWB無載波脈沖調制及直接序列碼分多址調制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構建UWB多元通信和多用戶通信的系統性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調制技術，并在FPGA上實現了調制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調制系統，獲得高數據速率。調整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調制的接收機需要M/2個相關器，遠比M元正交調制所需的相關器數量少。誤碼率一定時，維數M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響，但當抖動時延范圍小于0.02ns時，其影響較為不明顯。本文認為1～8階的Hermite脈沖皆可用，可構成16元雙正交系統。 正交Hermite脈沖集也可以構造UWB多用戶系統。各用戶的信息用不同的Hermite脈沖同時傳輸，其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統的誤比特率，所以其系統性能更優。正交Hermite脈沖還可以用于UWB的DS-CDMA調制，在8個脈沖可用的情況下，最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協議，本文用Verilog硬件語言實現了調制與解調結構，并用Modelsim做了時序驗證。用Verilog編程實現的輸出數據與Matlab生成的UWB建模的輸出結果一致。為了達到UWBMB-OFDM系統的FFT處理器的要求，一個混和基多通道流水線的FFT算法結構被提出。其有效的實現方法也被提出。這種結構采用多通道以獲得高的數據吞吐量。此外，它用于存儲和復數乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數乘法器的數量。在132MHz的工作頻率下，整個128點FFT變換在此結構模式下只需要242.4ns,滿足了MBOA的要求。
上傳時間： 2013-07-29
上傳用戶：TI初學者
數字式π/4-DQPSK是一種線性窄帶調制技術，具有頻譜利用率高、頻譜特性好、抗衰落性能強、可用非相干解調等突出特點。在移動通信、衛星通信中得到廣泛應用?！ ”疚慕榻B了π/4-DQPSK調制解調的基本原理和各個模塊的設計實現；完成了調制解調算法的Matlab仿真設計；采用VHDL硬件描述語言在Xilinx公司的ISE5.2開發環境下設計實現各個模塊，通過了時序仿真，實現了正確解調；分析了在實現過程中，采用1bit差分檢測了誤碼率。文章由推出的誤碼率表達式得到靜態高斯噪聲下，信噪比為16dB時誤碼率可達10-8。用Protel99SE進行PCB板設計，完成程序下載進FPGA芯片以及電路調試，其輸入符號速率200kbps，調制中頻455kHz。測試結果驗證了程序的正確，實現了π/4-DQPSK調制解調系統完成預定的目標。
上傳時間： 2013-04-24
上傳用戶：June
