數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器?？筛鶕到y需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
建立在數據率轉換技術之上的寬帶數字偵察接收機要求能夠實現高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數據率轉換技術是寬帶數字偵察接收機關鍵技術之一，是解決寬帶數字接收機中前端高速ADC采樣的高速數據流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數字下變頻技術，是實現數據率轉換系統的關鍵技術。本文首先介紹了寬帶數字偵察接收關鍵技術之一的數據率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統硬件實現。論文主要工作如下： (1)分析了現代電子偵察環境下的信號特征，指出寬帶數字接收機必須滿足寬監視帶寬、流水作業以及近實時的響應時間。給出了一種頻率引導式的數字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數據率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，FPGA硬件實現容易。 (6)基于現代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
電力系統自誕生以來，就孿生了電力系統諧波，隨著電子裝置的廣泛應用，諧波問題變得日益嚴重，電力諧波已經成為電力系統的公害。諧波檢測是諧波研究中的一個重要的分支，是解決其他相關諧波問題的基礎，因此進行諧波檢測的研究具有重要的理論意義和實用價值。 本論文主要是從諧波檢測理論和實現方法上探討了高精度、高實時性諧波檢測數字系統的相關問題。 論文中闡述了電力系統諧波的相關概念和產生原理，并分析了電力諧波的特點。在檢測理論上，本文采用FFT理論來計算諧波含量，研究了Radix-2FFT在諧波檢測中的應用，描述了FFT分析過程中的頻譜泄漏現象，并從理論上研究了頻譜泄漏的根源。 為了解決頻譜泄漏問題，本文提出了采用鎖相倍頻技術方法，跟蹤電力系統工頻頻率變化，從而有效減少頻譜泄漏。在諧波檢測中，FFT運算量很大、對速度和精度要求苛刻，本文探討了應用FPGA實現FFT信號處理的方法。
上傳時間： 2013-06-17
上傳用戶：gxf2016
數字超聲診斷設備在臨床診斷中應用十分廣泛，研制全數字化的醫療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數字化技術，但是我們可以說現代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現代電子信息技術的發展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用，例如數字通信和相控雷達領域。 在研究現代超聲成像原理的基礎上，我們首先介紹了常見的數字超聲成像儀器的基本結構和模塊功能，同時也介紹了現代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中，全數字化波束合成器的關鍵技術和實現手段。我們設計實現了片內高速異步FIFO 以降低采樣率，仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現了基于直接數字頻率合成原理的數控振蕩器，能夠給出一對幅值和相位較平衡的正交信號，且在FPGA 片內實現方案簡單廉價。數控振蕩器輸出波形的頻率可動態控制且精度較高，對于隨著超聲在人體組織深度上的穿透衰減，導致回波中心頻率下移的聲學物理現象，可視作將回波接收機的中心頻率同步動態變化進行補償。 還設計實現了B 型數字超聲診斷儀前端發射波束聚焦和掃描控制子系統。在單片FPGA 芯片內部設計實現了聚焦延時、脈寬和重復頻率可動態控制的發射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊，功能仿真和時序分析結果表明該子系統為設計實現高速度、高精度、高集成度的全數字化超聲診斷設備打下了良好的基礎，將加快其研發和制造進程，為生物醫學電子、醫療設備和超聲診斷等方面帶來新思路。
上傳時間： 2013-06-18
上傳用戶：hfmm633
嵌入式人臉識別系統建立在嵌入式操作系統和嵌入式硬件系統平臺之上,具有起點高、概念新、實用性強等特點。它涉及嵌入式硬件設計、嵌入式操作系統應用開發、人臉識別算法等領域的研究；嵌入式人臉識別系統攜帶方便、安裝快捷、機動性強,可廣泛應用于各類門禁系統、戶外機動布控的實時監測等特殊場合,因此對嵌入式人臉識別的研究工作具有突出的理論意義和廣泛的應用前景。 本文是上海市經委創新研究項目《射頻識別RFID系統-自動識別和記錄人群的身份》(編號：04-11-2)與上海市科委AM基金項目《基于ARM和RFID芯片的自組織安全監控系統的研制》(編號：0512)的主要研究內容之一。論文從構建自動人臉識別系統所需解決的若干關鍵問題入手,重點探討了基于嵌入式ARM微處理器的實時人臉檢測、關鍵特征定位、高效的人臉特征描述、魯棒的人臉識別分類器及自動人臉識別系統設計等問題的研究。論文的主要工作和創新點表現在以下方面： 1實現了結合膚色校驗的Haar特征級聯分類器嵌入式實時人臉檢測,提出了基于人臉約束的人眼Haar特征RSVM級聯分類器人眼檢測算法和基于遮罩掩磨與橢圓擬合的瞳孔定位算法。 復雜背景中的人臉檢測是自動人臉識別系統首先要解決的關鍵問題,通過對基于膚色模型和基于Haar特征級聯強分類器的人臉檢測算法的分析研究,綜合兩個算法的優點,提出了基于膚色模型校驗和Haar特征級聯強分類器的嵌入式實時人臉檢測算法。實驗結果表明,該算法不僅解決了復雜背景中的類膚色和類人臉結構問題,而且具有較高的檢測率和較快的檢測速度,同時對光照、尺度等變化條件下的人臉檢測也具有較強的魯棒性。 人眼檢測與瞳孔定位在人臉歸一化和有效人臉特征抽取等方面起著非常重要的作用,為了快速檢測人眼并精確定位人眼瞳孔中心,論文提出了基于人臉約束的人眼Haar特征RSVM級聯分類器人眼檢測算法和基于遮罩掩磨與橢圓擬合的瞳孔定位算法,首先利用人眼檢測分類器在人臉區域內完成對人眼位置的檢測,然后通過對檢測到的人眼進行遮罩掩磨、簡單圖像形態學變換及橢圓擬合實現瞳孔中心的精確定位。測試結果表明該算法只需幾百毫秒便能完成人眼檢測與瞳孔中心定位整個過程,在保證檢測速度較快的同時,還能確保較高的定位精度。 2 針對傳統線性判別分析法存在的小樣本問題(sss),通過調整Fisher判別準則,實現了自適應線性判別分析算法及相應的人臉識別方法人臉識別中的小樣本問題使線性判別分析算法的類內散布矩陣發生嚴重退化,導致問題無法求解。本文在人臉識別小樣本問題的基礎上,通過調整Fisher判別準則,利用類間散布矩陣的補空間巧妙地避開類內散布矩陣的求逆運算,通過訓練集每類樣本的樣本數信息自適應改變調整參數,實現了自適應線性判別分析算法,實驗結果表明,該算法能有效解決人臉識別中的小樣本問題。 3 提出了基于有效人臉區域的Gabor特征抽取算法,有效地解決了Gabor特征抽取維數過高的問題。 Gabor小波對圖像的光照、尺度變化具有較強魯棒性,是一種良好的人臉特征表征方法。但維數過高的Gabor特征造成應用系統的維數災難,為解決Gabor特征的維數災難問題,論文第四章提出了基于有效人臉區域的Gabor特征抽取算法,該算法不僅有效地降低了人臉特征向量維數,縮小了人臉特征庫的規模,同時降低了核心算法的時間和空間復雜度,而且具有與傳統Gabor特征抽取算法同樣的魯棒性。 4 結合有效人臉區域的Gabor特征抽取、自適應線性判別分析算法和基于支持向量機分類策略,提出并實現了基于支持向量機的嵌入式人臉識別和嵌入式人像比對系統支持向量機通過引入核技巧對訓練樣本進行學習構造最小化錯分風險的最優分類超平面,不僅具有強大的非線性和高維處理能力,而且具有更強的泛化能力。本文研究了支持向量機的多類分類策略和訓練方法,并結合論文中提出的基于有效人臉區域的Gabor特征提取算法、自適應線性判別分析算法,首次在基于Windows CE操作系統的嵌入式ARM平臺中實現了具有較強魯棒性的嵌入式自動人臉識別系統和嵌入式人像比對系統。 5 提出并初步實現了基于客戶機/服務器結構無線網絡模型的遠距離人臉識別方案為解決嵌入式人臉識別系統在海量人臉庫中進行識別的難題,論文提出并初步實現了基于客戶機/服務器結構無線網絡模型的嵌入式遠距離人臉識別方案。 客戶機(嵌入式平臺)完成對人臉圖像的檢測、歸一化處理和人臉特征提取,然后通過無線網絡將提取后的人臉特征數據傳輸到服務器端,由服務器在海量人臉庫中完成人臉識別,并將識別后的結果通過無線網絡傳輸到客戶機顯示輸出,從而實現基于客戶機/服務器無線網絡模型的嵌入式遠距離人臉識別方案。 6 結合我們開發的基于ARM的嵌入式自動人臉識別系統和嵌入式人像比對系統,從系統設計的角度探討了在嵌入式系統中進行人臉識別應用設計的思路及應該注意的問題雖然嵌入式人臉識別系統的性能很大程度上取決于高效的人臉特征描述和魯棒的人臉識別核心算法。但是,嵌入式系統的設計思想對嵌入式人臉識別系統的性能影響同樣值得重視。本文第六章重點闡述了嵌入式自動人臉識別應用系統的設計思路,并結合我們自主開發的嵌入式自動人臉識別系統和嵌入式人像比對系統從系統設計的角度探討了嵌入式人臉識別應用系統設計中應該注意的關鍵技術問題。 結合本文提出的算法我們在PC上完成對人臉識別分類器的訓練,然后在嵌入式ARM開發平臺上實現了嵌入式自動人臉識別、嵌入式人像比對兩個便攜式人員身份認證系統,經測試運行效果良好。所提出的人臉識別算法不僅具有一定的理論參考價值,而且對于嵌入式系統應用開發、AFR應用系統開發也具有一定的借鑒意義。
上傳時間： 2013-05-18
上傳用戶：我們的船長
GPS（全球定位系統）是美國建立的高精度衛星定位導航系統，高動態GPS接收機可應用于衛星、飛機、高速列車等許多場合。高動態給GPS信號帶來很大的多普勒頻移和多普勒頻移變化率，普通民用接收機無法正常工作。適用于高動態條件的接收機可以有效消除多普勒頻移及其變化率對信號接收的影響，提高導航定位精度。 本文在深入研究GPS的系統組成、工作原理以及信號格式的基礎上，重點研究高動態條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下： 1．深入研究擴頻信號的各種捕獲算法，提出了一種適用于高動態的基于FFT的C/A碼快速捕獲算法； 2．研究擴頻碼跟蹤和載波跟蹤技術，設計了載波輔助的碼跟蹤環路——數字延遲鎖定環（DLL）及一種叉積自動頻率跟蹤環（CPAFC）與科斯塔斯（Costas）環相結合的載波跟蹤方案，并在MATLAB環境下建立系統模型，對環路參數進行了詳細的設計； 3．初步完成了GPS接收機基帶處理模塊核心單元的FPGA設計和功能仿真。
上傳時間： 2013-07-10
上傳用戶：suxuan110425
密集型的矩陣運算在信號處理和圖像處理中被廣泛應用，而且往往需要系統進行實時運算，這就需要系統具有很高的吞吐率。因此尋找矩陣運算的高速實現方法是很有意義的。FPGA的運算速度快并且可以并行運算，和其它矩陣運算的實現方式相比，FPGA有其獨特的優勢。本文主要設計并實現了基于FPGA的各種矩陣運算模塊。 本文首先介紹了矩陣運算的特點和原理，接著討論了FPGA浮點運算單元的VHDL設計方法，在此基礎上，設計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊，給出矩陣階數擴大時各種矩陣運算的分塊實現方法。然后在ModelSim環境下仿真了一般矩陣的求逆模塊，與Maflab仿真結果比較，分析了運算精度、時間復雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺上進行了調試和測試，并通過USB接口將矩陣運算結果送入PC機，驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達信號中的應用作了簡單介紹。
上傳時間： 2013-07-20
上傳用戶：561596
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-06-09
上傳用戶：lh25584
在超深亞微米技術工藝下，布局成為超大規模集成電路物理設計中至關重要的一步。由于現場可編程門陣列(Field Programable Gate Array，FPGA)布線資源的預先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型，并且給出了該模型的數學計算公式；提出將元件之間的層次距離轉化為線長的方法，實現了基于線網模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優化線長的同時提高布通率的快速布局算法。實驗結果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎接口，并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現也都為工業界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點，例如極低的失配噪聲和更高的可靠性，便于實現嵌入式集成等，最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量，音頻轉換，汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器，在24比特的輸入信號下，達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理，接受并轉換采樣率為32/44.1/48/88.2/96/192kHz，字長為16/18/20/24比特的PCM數據，具備良好的兼容性和通用性。 由于非線性和不穩定性的存在，高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法，闡述了穩定的高階高精度調制器的設計流程；并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明，與其他常見的∑-△調制器實現結構相比，本方案具有結構簡單、運算單元少等優點；此外在同樣信號采樣率下，調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成，可以達到最高128倍的過采樣比，同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼，使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構，讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實現對于32～192kHz多種采樣率輸入的處理。在不同輸入字長情況下，通過調制器的重構，則可以將調制器由高精度的5階模式改變為功耗更低的3階模式，滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前，該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明，對于從32kHz到192kHz的不同輸入信號，該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。
上傳時間： 2013-07-08
上傳用戶：從此走出陰霾
