<center id="mmqwu"></center>
C28x IQmath v1.5版下載，目前在Ti網(wǎng)站最新。 版本日期 2008/07/08
標(biāo)簽： IQmath C28x 1.5
上傳時間： 2017-07-04
上傳用戶：壞壞的華仔
這是我期末的作業(yè) 給有需要的人參考看看 開放給大家下載
標(biāo)簽： 家
上傳時間： 2014-01-12
上傳用戶：LouieWu
LPC2368的I2C範(fàn)例這個很好用~~~請大家多多下載使用謝謝
標(biāo)簽： 2368 LPC I2C 家
上傳時間： 2017-07-19
上傳用戶：WMC_geophy
下載網(wǎng)頁原使馬,使用c++編譯用來通過HTTP協(xié)議下載的程序下載網(wǎng)頁原使馬,使用c++編譯用來通過HTTP協(xié)議下載的程序
標(biāo)簽： HTTP 協(xié)議 程序
上傳時間： 2014-12-07
上傳用戶：jhksyghr
Xilinx USB JTAG 下載端程式
標(biāo)簽： Xilinx JTAG USB 程式
上傳時間： 2017-08-05
上傳用戶：TF2015
用c語言撰寫的加密程式,儒需要請自行下載
標(biāo)簽： 加密 程式
上傳時間： 2013-12-17
上傳用戶：wl9454
LCD exemple 單晶片嵌入式系統(tǒng)LCD控制範(fàn)例程式歡迎下載修改
標(biāo)簽： LCD exemple 晶片 嵌入式
上傳時間： 2017-09-20
上傳用戶：小寶愛考拉
華為軟件變成規(guī)范及實(shí)例,很不錯的教程. 有需要的請下載哦
標(biāo)簽： 教程
上傳時間： 2013-12-19
上傳用戶：稀世之寶039
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計中分支度量計算模塊采用只計算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實(shí)現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴(kuò)展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運(yùn)用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進(jìn)行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器，譯碼器運(yùn)行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計的Viterbi譯碼器的譯碼性能進(jìn)行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
標(biāo)簽： Viterbi FPGA 譯碼器
上傳時間： 2013-06-24
上傳用戶：myworkpost
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴(kuò)展的主要障礙，尤其是160Gb/s光傳輸系統(tǒng)中，由PMD引起的脈沖畸變現(xiàn)象更加嚴(yán)重。為了克服PMD帶來的危害，國內(nèi)外已經(jīng)開始了對PMD補(bǔ)償?shù)难芯?。但是目前的補(bǔ)償系統(tǒng)復(fù)雜、成本高且補(bǔ)償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實(shí)現(xiàn)低成本的PMD補(bǔ)償。 在實(shí)驗中將擾偏器連入光時分復(fù)用系統(tǒng)，通過觀察其工作前后的脈沖波形，發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅(qū)動偏振控制器的方法來實(shí)現(xiàn)高速擾偏器的設(shè)計。擾偏器采用鈮酸鋰偏振控制器，其響應(yīng)時間小于100ns，是目前偏振控制器能夠達(dá)到的最高速率，但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補(bǔ)鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產(chǎn)生隨機(jī)數(shù)據(jù)，F(xiàn)PGA芯片具有豐富的I/O引腳，工作頻率高，可以實(shí)現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設(shè)計。在QuartusⅡ集成環(huán)境中進(jìn)行FPGA的開發(fā)，使用VHDL語言和原理圖輸入法進(jìn)行電路設(shè)計。 本文設(shè)計的偏振擾偏器在高速控制電路的驅(qū)動下，可以實(shí)現(xiàn)大量的數(shù)據(jù)處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應(yīng)用于160Gb/s光通信系統(tǒng)中進(jìn)行PMD補(bǔ)償。
標(biāo)簽： FPGA 160 Gbs PMD
上傳時間： 2013-04-24
上傳用戶：suxuan110425
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
