另类专区欧美制服同性,欧美xxx黑人xxx水蜜桃,蜜臀av性久久久久av蜜臀妖精

高速下載器

卷積編碼和維特比譯碼的FPGA實現(xiàn)

由于其很強(qiáng)的糾錯性能和適合硬件實現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項目，在編譯碼算法、編譯碼器的設(shè)計與實現(xiàn)、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進(jìn)行了深入研究，并進(jìn)一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過程；然后將設(shè)計下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時序確認(rèn)，最終在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能。本文所實現(xiàn)的維特比譯碼器速率達(dá)160Mbps，遠(yuǎn)遠(yuǎn)高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應(yīng)的維特比譯碼器的回歸長度。其次，論文介紹了編解碼器的軟、硬件設(shè)計和調(diào)試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設(shè)計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設(shè)計問題，包括編譯碼的基本結(jié)構(gòu)，各個模塊的功能及實現(xiàn)策略，編譯碼器的時序、邏輯綜合等；根據(jù)軟件仿真結(jié)果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計。利用卷積碼本身的特點，結(jié)合FPGA內(nèi)部結(jié)構(gòu)，采用并行卷積編碼和譯碼運算，設(shè)計出高速編譯碼器；對軟、硬件分別進(jìn)行驗證和調(diào)試，并將驗證后的軟件下載到FPGA進(jìn)行電路級調(diào)試。最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設(shè)備在整個數(shù)據(jù)傳輸系統(tǒng)中測試其性能(與沒有采用糾錯編碼的數(shù)傳系統(tǒng)進(jìn)行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進(jìn)行誤碼率和信噪比測試。

標(biāo)簽： FPGA 卷積編碼譯碼

上傳時間： 2013-04-24

上傳用戶：mingaili888
軟件無線電中數(shù)字下變頻技術(shù)研究

軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對射頻(RF)進(jìn)行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性?；贔PGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當(dāng)介紹。第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進(jìn)行了EDA仿真。第三章介紹了變速率采樣技術(shù)，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法，對前者進(jìn)行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進(jìn)行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。第五章對數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個噪聲模型。第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實例，給出了測試結(jié)果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。

標(biāo)簽： 軟件無線電數(shù)字下變頻技術(shù)研究

上傳時間： 2013-06-09

上傳用戶：szchen2006
基于DSP和FPGA平臺的數(shù)字化接收機(jī)

短波通信由于其固有的優(yōu)點，在無線通信特別是軍事通信中有著很重要的應(yīng)用，國內(nèi)外對短波電臺以及高速調(diào)制解調(diào)器的研究也是相當(dāng)多，然而有些硬件結(jié)構(gòu)相似的電臺信號特征差異卻很大，這極大地限制了不同電臺間的互通互連。而軟件無線電用軟件代替部分硬件，可以通過不同軟件模塊來實現(xiàn)不同的功能，因此利用軟件無線電，可以在相同的硬件平臺上，實現(xiàn)多種短波數(shù)字化業(yè)務(wù)，而本文重點研究的就是基于軟件無線電的短波串行體制。　　首先對短波串行體制標(biāo)準(zhǔn)進(jìn)行了詳細(xì)地研究，并對發(fā)射端實現(xiàn)方法進(jìn)行了具體的說明。其次闡述了中頻數(shù)字接收機(jī)相關(guān)基本理論，在研究信號采樣理論、多速率數(shù)字信號處理理論、濾波器設(shè)計理論、FPGA硬件數(shù)字算法等基礎(chǔ)上，并結(jié)合實際應(yīng)用要求，提出了適合于FPGA實現(xiàn)的數(shù)字化中頻處理系統(tǒng)方案，對系統(tǒng)進(jìn)行了仿真，驗證了系統(tǒng)方案的可行性，然后通過Verilog編程完成了數(shù)字下變頻的FPGA實現(xiàn)，效果較好。最后對接收端的基帶處理方法進(jìn)行了一些探索。　　

標(biāo)簽： FPGA DSP 數(shù)字化接收機(jī)

上傳時間： 2013-07-19

上傳用戶：czh415
基于FPGA的數(shù)字下變頻技術(shù)研究

數(shù)字下變頻(DDC：Digital Down Convert)是將中頻信號數(shù)字下變頻至零中頻且使信號速率下降至適合通用DSP器件處理速率的技術(shù)。實現(xiàn)這種功能的數(shù)字下變頻器是軟件無線電的核心部分。采用專用DDC芯片完成數(shù)字下變頻，雖然具...

標(biāo)簽： FPGA 數(shù)字下變頻技術(shù)研究

上傳時間： 2013-07-11

上傳用戶：6546544
寬帶鏡頻抑制混頻器應(yīng)用研究

雷達(dá)和通信系統(tǒng)中，采用鏡頻抑制混頻器能夠有效抑制鏡像頻率，提高系統(tǒng)的抗干擾能力，同時能夠有效的回收鏡頻能量，提高工作效率。在介紹鏡像干擾原理的基礎(chǔ)上，文中給出了一種鏡頻抑制混頻器的框圖，該結(jié)構(gòu)既能在接收機(jī)中作為鏡頻抑制混頻器，還能在發(fā)射機(jī)中作為單邊帶調(diào)制器。本文對某型下變頻器進(jìn)行了干擾分析，與鏡像抑制混頻器進(jìn)行了對比研究，提出了用鏡像抑制混頻器替代該型下變頻器的可行性。

標(biāo)簽： 寬帶鏡頻抑制混頻器應(yīng)用研究

上傳時間： 2013-10-30

上傳用戶：四只眼
高速AD轉(zhuǎn)換器AD7654與單片機(jī)接口電路設(shè)計

模／數(shù)轉(zhuǎn)換是現(xiàn)代測控電路中非常重要的環(huán)節(jié)，它有并行和串行兩種數(shù)據(jù)輸出形式。目前，模／數(shù)轉(zhuǎn)換器ADC已被做成大規(guī)模集成電路，并有多種型號和種類可供選擇。本文介紹了AD7654的性能特點，并設(shè)計了AD7654與單片機(jī)ADuC848的接口電路，同時給出了軟件流程和相應(yīng)的匯編源程序。

標(biāo)簽： 7654 AD 高速AD轉(zhuǎn)換器單片機(jī)接口

上傳時間： 2014-01-25

上傳用戶：hanhanj
USB攝像頭微處理器硬件設(shè)計

USB2.0 攝像頭微處理器支持高速USB2.0 接口，內(nèi)嵌強(qiáng)勁的圖像后處理單元，JPEG 高速編譯碼器，支持高達(dá)200 萬像素的CMOS 傳感器接口和CCD 傳感器接口，處理器設(shè)計的產(chǎn)品可以實現(xiàn)獨特的運動監(jiān)測功能與臉部追蹤功能，這不僅大大加強(qiáng)了顯示效果，提高了畫面的品質(zhì)，更拓展了PC 攝像頭的應(yīng)用領(lǐng)域，如增強(qiáng)的實時視頻聊天功能和門禁監(jiān)測系統(tǒng)。關(guān)鍵詞：USB2.0，微控制器，硬件設(shè)計1．引言USB2.0 攝像頭微處理器支持高速USB2.0 接口，內(nèi)嵌強(qiáng)勁的圖像后處理單元，JPEG 高速編譯碼器，支持高達(dá)200 萬像素的CMOS 傳感器接口和CCD 傳感器接口，處理器設(shè)計的產(chǎn)品可以實現(xiàn)獨特的運動監(jiān)測功能與臉部追蹤功能，這不僅大大加強(qiáng)了顯示效果，提高了畫面的品質(zhì)，更拓展了PC 攝像頭的應(yīng)用領(lǐng)域，如增強(qiáng)的實時視頻聊天功能和門禁監(jiān)測系統(tǒng)。主要功能：USB2.0 高速傳輸并兼容USB1.1；高速圖像后處理單元；JPEG 高速編譯碼器；VGA 下30 幀／秒高速傳輸；CMOS／CCD 接口；內(nèi)置8 比特微控制器。不儀具備以上的先進(jìn)特性，還擁有以下多種可擴(kuò)展性：多個GPIO 接口為增加連拍、LED 指示燈、快捷鍵等功能提供了無限可能；USB2.0 兼容USB1.1，為攝像頭的廣泛的使用增加了保障；支持多種操作系統(tǒng)，如64-bit Window，Windows XP，Linux，Mac，VxWorks,WinCE等等。以下就是對USB2.0 攝像頭微處理器的硬件設(shè)計方法及外圍電路分布的介紹。2．系統(tǒng)硬件設(shè)計2.1 振蕩器USB2.0 攝像頭微處理器的鐘頻是12MHz，外部時鐘頻率穩(wěn)定性必須小于±50ppm。圖1 是振蕩器電路的設(shè)計參考圖。

標(biāo)簽： USB 攝像頭微處理器硬件設(shè)計

上傳時間： 2014-01-16

上傳用戶：dumplin9
基于光纖技術(shù)的雷達(dá)高速通信技術(shù)研究

文章分析了雷達(dá)高速寬帶數(shù)字接收與恢復(fù)的現(xiàn)狀，以及制約其發(fā)展的關(guān)鍵因素，提出基于高速串行器/解串器、FPGA和正交數(shù)字上變頻器的高速寬帶數(shù)字接收與恢復(fù)系統(tǒng)方案。系統(tǒng)以光纖為傳輸媒介，以FPGA為控制核心，正交調(diào)試器為信號調(diào)制平臺，完成高速數(shù)字接收、基帶信號預(yù)處理與基帶信號的上變頻等功能。該系統(tǒng)具有誤碼率低、可靠性高的優(yōu)點。

標(biāo)簽： 光纖技術(shù) 雷達(dá) 技術(shù)研究高速通信

上傳時間： 2014-12-28

上傳用戶：czl10052678
基于TLK2711的高速串行全雙工通信協(xié)議研究

針對實時型相機(jī)對系統(tǒng)小型化、通用化及數(shù)據(jù)高速率可靠傳輸?shù)男枨?，文中在研究高速串行?解串器（SerDes）器件TLK2711工作原理的基礎(chǔ)上，提出了高速串行全雙工通信協(xié)議總體設(shè)計方案。文章以TLK2711為物理層、FPGA為鏈路層設(shè)計了高速串行全雙工通信協(xié)議，對協(xié)議的實現(xiàn)進(jìn)行了詳細(xì)的描述。協(xié)議的在定制中力求做到了最簡化，為上層用戶提供簡單的數(shù)據(jù)接口。試驗中通過兩塊電路板的聯(lián)調(diào)，完成了數(shù)據(jù)率為2.5Gbps的點對點高速傳輸，采用發(fā)送偽隨機(jī)碼測試，系統(tǒng)工作2小時，所測誤碼率小于10-12。

標(biāo)簽： 2711 TLK 高速串行全雙工

上傳時間： 2014-12-28

上傳用戶：wff
高速脈沖峰值保持電路的設(shè)計

　　為滿足能譜分析中多道脈沖幅度分析器A/D轉(zhuǎn)換的要求，設(shè)計了一種高速脈沖峰值保持電路。以高速電壓比較器LM311、采樣/保持芯片LF398作為主要器件，具有幅度判別、波形采樣、峰值保持、電荷泄放等功能，結(jié)構(gòu)簡單，易于調(diào)試。實驗表明：對于高速脈沖信號，該電路可以較好地甄別峰值并保持，性能可靠，響應(yīng)速度快，誤差小于1%。

標(biāo)簽： 高速脈沖峰值保持電路

上傳時間： 2013-11-17

上傳用戶：saharawalker