數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢(shì)，在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。
標(biāo)簽： 高速實(shí)時(shí)數(shù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-24
上傳用戶：lansedeyuntkn
由于其很強(qiáng)的糾錯(cuò)性能和適合硬件實(shí)現(xiàn)的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經(jīng)廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)。然而隨著航天事業(yè)的發(fā)展，衛(wèi)星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結(jié)合在研項(xiàng)目，在編譯碼算法、編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)、編譯碼器性能提高三個(gè)方面對(duì)卷積編碼和維特比譯碼進(jìn)行了深入研究，并進(jìn)一步介紹了使用VHDL語言和原理圖混合輸入的方式，實(shí)現(xiàn)一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細(xì)過程；然后將設(shè)計(jì)下載到XILINX的Virtex2 FPGA內(nèi)部進(jìn)行功能和時(shí)序確認(rèn)，最終在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測(cè)試其性能。本文所實(shí)現(xiàn)的維特比譯碼器速率達(dá)160Mbps，遠(yuǎn)遠(yuǎn)高于目前國內(nèi)此領(lǐng)域內(nèi)的相關(guān)產(chǎn)品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(shù)(約束長度、生成多項(xiàng)式、碼率以及增信刪余等)對(duì)其譯碼性能的影響；針對(duì)項(xiàng)目需求，確定卷積編碼器的約束長度、生成多項(xiàng)式格式、碼率和相應(yīng)的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設(shè)計(jì)和調(diào)試一根據(jù)已知條件，使用VHDL語言和原理圖混合輸入的方式設(shè)計(jì)卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級(jí)仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設(shè)計(jì)問題，包括編譯碼的基本結(jié)構(gòu)，各個(gè)模塊的功能及實(shí)現(xiàn)策略，編譯碼器的時(shí)序、邏輯綜合等；根據(jù)軟件仿真結(jié)果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進(jìn)行各自的印制板設(shè)計(jì)。利用卷積碼本身的特點(diǎn)，結(jié)合FPGA內(nèi)部結(jié)構(gòu)，采用并行卷積編碼和譯碼運(yùn)算，設(shè)計(jì)出高速編譯碼器；對(duì)軟、硬件分別進(jìn)行驗(yàn)證和調(diào)試，并將驗(yàn)證后的軟件下載到FPGA進(jìn)行電路級(jí)調(diào)試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測(cè)試設(shè)備在整個(gè)數(shù)據(jù)傳輸系統(tǒng)中測(cè)試其性能(與沒有采用糾錯(cuò)編碼的數(shù)傳系統(tǒng)進(jìn)行比對(duì))；在信道中加入高斯白噪聲，模擬高斯信道，進(jìn)行誤碼率和信噪比測(cè)試。
上傳時(shí)間： 2013-04-24
上傳用戶：mingaili888
無線局域網(wǎng)是計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)和無線通信技術(shù)相結(jié)合的產(chǎn)物，是利用無線媒介傳輸信息的計(jì)算機(jī)網(wǎng)絡(luò)。在無線通信信道中，由于多徑時(shí)延不可避免地存在符號(hào)間干擾，正交頻分復(fù)用(OFDM)作為一種可以有效對(duì)抗符號(hào)間干擾(ISI)和提高頻譜利用率的高速傳輸技術(shù)，引起了廣泛關(guān)注。在無線局域網(wǎng)(WLAN)系統(tǒng)中，OFDM調(diào)制技術(shù)已經(jīng)被采用作為其物理層標(biāo)準(zhǔn)，并且公認(rèn)為是下一代無線通信系統(tǒng)中的核心技術(shù)。基于IEEE802.11a的無線局域網(wǎng)標(biāo)準(zhǔn)的物理層采用了OFDM技術(shù)，能有效的對(duì)抗多徑信道衰落，達(dá)到54Mbps的速度，而未來而的IEEE802.11n將達(dá)到100Mbps的高速。因此，研發(fā)以O(shè)FDM為核心的原型機(jī)研究非常有必要。 本文在深入理解OFDM技術(shù)的同時(shí)，結(jié)合相應(yīng)的EDA工具對(duì)系統(tǒng)進(jìn)行建模并基于IEEE802.11a物理層標(biāo)準(zhǔn)給出了一種OFDM基帶發(fā)射機(jī)系統(tǒng)的FPGA實(shí)現(xiàn)方案。整個(gè)設(shè)計(jì)采用目前主流的自頂向下的設(shè)計(jì)方法，由總體設(shè)計(jì)至詳細(xì)設(shè)計(jì)逐步細(xì)化。在系統(tǒng)功能模塊的FPGA實(shí)現(xiàn)過程中，針對(duì)Xilinx一款160萬門的Spartan-3E XCS1600E芯片，依照：IEEE802.11a幀格式，對(duì)發(fā)射機(jī)系統(tǒng)各個(gè)模塊進(jìn)行了詳細(xì)設(shè)計(jì)和仿真： (1)訓(xùn)練序列生成模塊，包括長，短訓(xùn)練序列； (2)信令模塊，包括卷積編碼，交織，BPSK調(diào)制映射； (3)數(shù)據(jù)模塊，包括加擾，卷積編碼，刪余，交織，BPSK/QPSK/16QAM/64QAM調(diào)制映射； (4)OFDM處理部分，包括導(dǎo)頻插入，加循環(huán)前綴，IFFT處理； (5)對(duì)整個(gè)發(fā)射處理部分聯(lián)調(diào)，并給出仿真結(jié)果另外，還完成了接收機(jī)部分模塊的FPGA設(shè)計(jì)，并給出了相應(yīng)的頂層結(jié)構(gòu)與仿真波形。最后提出了改進(jìn)和進(jìn)一步開發(fā)的方向。
標(biāo)簽： OFDM FPGA 發(fā)射機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：李彥東
海信HDP2968CH彩電電路圖海信HDP2968CH彩色電視機(jī)電路圖，海信HDP2968CH彩電圖紙，海信HDP2968CH原理圖
上傳時(shí)間： 2013-05-21
上傳用戶：zhangsan123
隨著多媒體技術(shù)的發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。它的發(fā)展主要依賴于兩個(gè)性質(zhì)不同、自成體系但又緊密相關(guān)的研究領(lǐng)域：圖像處理算法及其相應(yīng)的電路實(shí)現(xiàn)。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數(shù)字信號(hào)處理器(Digital Signal Process)和現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array)以及相關(guān)電路組成。它們可以實(shí)時(shí)高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對(duì)比較簡(jiǎn)單。相對(duì)于其他兩種方式，基于FPGA的圖像處理方式的系統(tǒng)更適合于圖像的預(yù)處理。本文設(shè)計(jì)了—種基于FPGA的小波域圖像去噪系統(tǒng)。首先，闡述了基于小波變換的圖像去噪算法原理，重點(diǎn)討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應(yīng)的Matlab 仿真；然后，為了改進(jìn)鄰域閾值去噪算法中對(duì)每個(gè)分解子帶都采用相同鄰域和閾值的缺點(diǎn)，本文提出了基于最小二乘支持向量機(jī)(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計(jì) (SURE)為準(zhǔn)則同時(shí)結(jié)合小波系數(shù)尺度間關(guān)系的鄰域閾值去噪算法。經(jīng)Matlab實(shí)驗(yàn)表明，相比于其他幾種經(jīng)典算法，本文提出的兩種改進(jìn)算法在濾除噪聲的同時(shí)能更好地保護(hù)圖像細(xì)節(jié)，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎(chǔ)上本文將提出的改進(jìn)小波鄰域閾值去噪算法進(jìn)行了相應(yīng)的簡(jiǎn)化，以滿足低噪聲處理要求且易于在FPGA上實(shí)現(xiàn)；最后，給出了基于 FPGA的小波鄰域閾值去噪系統(tǒng)的總體結(jié)構(gòu)和FPGA內(nèi)部各功能模塊的具體實(shí)現(xiàn)方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲(chǔ)器控制模塊、去噪計(jì)算模塊和系統(tǒng)核心控制模塊，并對(duì)各個(gè)系統(tǒng)模塊和整體進(jìn)行了仿真驗(yàn)證，結(jié)果表明本文設(shè)計(jì)的基于FPGA 的小波鄰域閾值去噪系統(tǒng)能滿足實(shí)際的圖像處理要求，具有一定的理論和實(shí)際應(yīng)用價(jià)值。關(guān)鍵詞：圖像處理系統(tǒng)，F(xiàn)PGA，圖像去噪算法，小波變換
上傳時(shí)間： 2013-05-16
上傳用戶：450976175
隨著計(jì)算機(jī)技術(shù)的突飛猛進(jìn)以及移動(dòng)通訊技術(shù)在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對(duì)此需求，實(shí)現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測(cè)量儀器提供良好的采集數(shù)據(jù)。 本文設(shè)計(jì)了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對(duì)此系統(tǒng)設(shè)計(jì)了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲(chǔ)，最后由DSP調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。本文的設(shè)計(jì)主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)與調(diào)試，另一部分為采集控制模塊的設(shè)計(jì)與仿真。 經(jīng)設(shè)計(jì)與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實(shí)時(shí)地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過時(shí)鐘管理模塊來控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測(cè)量儀器的要求。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-05-24
上傳用戶：chuckbassboy
：51單片機(jī)的GSM收發(fā)短信C程序，包括了字庫轉(zhuǎn)換及IIC通信程序
標(biāo)簽： GSM 51單片機(jī) C程序 收發(fā)
上傳時(shí)間： 2013-04-24
上傳用戶：change0329
·作者：耿德根 宋建國 馬潮 葉勇建 出版社：北京航空航天大學(xué)出版社圖書簡(jiǎn)介：本書詳細(xì)介紹ATMEL公司開發(fā)的AVR高速嵌入式單片機(jī)的結(jié)構(gòu)；講述AVR單片機(jī)的開發(fā)工具和集成開發(fā)環(huán)境（IDE）,包括avr Studio調(diào)試工具、AVR單片機(jī)匯編器和單片機(jī)串行下載編程；學(xué)習(xí)指令系統(tǒng)時(shí),每條指令均有實(shí)例,邊學(xué)習(xí)邊調(diào)試,使學(xué)習(xí)者看得見指令流向及操作結(jié)果,真正理解每條指令的功能及使用注意事項(xiàng)；介紹AVR系列多
上傳時(shí)間： 2013-07-17
上傳用戶：569342831
高速數(shù)字設(shè)計(jì)及信號(hào)完整性分析是從事硬件設(shè)計(jì)必讀之物。
標(biāo)簽： 高速數(shù)字
上傳時(shí)間： 2013-05-26
上傳用戶：熊少鋒
美信半導(dǎo)體是全球領(lǐng)先的半導(dǎo)體制造供應(yīng)商，Maxim的電能計(jì)量方案提供全面的SoC器件選擇， 是多芯片方案的高精度、高性價(jià)比替代產(chǎn)品。無與倫比的動(dòng)態(tài)范圍和獨(dú)特的32位可編程測(cè)量引擎，使 得我們的單芯片方案能夠滿足不同用戶的需求。為各種類型的表計(jì)開發(fā)提供了一條高效、便捷的途 徑，以滿足ANSI和IEC的市場(chǎng)要求。 ● 產(chǎn)品滿足不同國家對(duì)智能表系統(tǒng)以及低端瓦時(shí)(Wh)表、防篡改設(shè)計(jì)以及預(yù)付費(fèi)設(shè)備的要求； ● 完備的開發(fā)工具加快軟件開發(fā)、測(cè)試和原型設(shè)計(jì)，縮短研發(fā)周期和產(chǎn)品上市時(shí)間。
標(biāo)簽： 美信 半導(dǎo)體產(chǎn)品 選型指南
上傳時(shí)間： 2013-04-24
上傳用戶：lgnf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
